中央處理器的物理結構

1、邏輯部件

英文Logic components；運(yun)算邏輯部件。可(ke)以執行(xing)(xing)定點或浮點算術(shu)運(yun)算操作、移位操作以及邏輯操作，也可(ke)執行(xing)(xing)地址運(yun)算和轉換。

2、寄存器

寄(ji)存器(qi)部件，包括寄(ji)存器(qi)、專用寄(ji)存器(qi)和控制寄(ji)存器(qi)。 通用(yong)寄存器(qi)又可分定(ding)點數(shu)和浮(fu)點數(shu)兩類，它(ta)們用(yong)來保存指令執行過程中臨時存放的寄存器(qi)操作數(shu)和中間（或最終）的操作結(jie)果。 通用寄存器(qi)是中央(yang)處理器(qi)的重(zhong)要部件之一。

3、控制部件

英(ying)文Control unit，控制部(bu)件，主要是(shi)負責對(dui)指令譯碼，并(bing)且(qie)發出為(wei)完成每條指令所要執行的(de)各個操作的(de)控制信號。

其結構(gou)有兩種，一種是以微存儲(chu)為核心的微程序(xu)控制(zhi)(zhi)方式(shi)；一種是以邏輯(ji)硬(ying)布(bu)線結構(gou)為主(zhu)的控制(zhi)(zhi)方式(shi)。

微(wei)(wei)(wei)存儲中保持微(wei)(wei)(wei)碼(ma)，每一個(ge)微(wei)(wei)(wei)碼(ma)對(dui)應于(yu)一個(ge)最(zui)基(ji)本的微(wei)(wei)(wei)操(cao)作，又(you)稱(cheng)微(wei)(wei)(wei)指(zhi)(zhi)令；各條(tiao)指(zhi)(zhi)令是由不(bu)同序(xu)(xu)列(lie)的微(wei)(wei)(wei)碼(ma)組成，這種(zhong)微(wei)(wei)(wei)碼(ma)序(xu)(xu)列(lie)構成微(wei)(wei)(wei)程(cheng)序(xu)(xu)。中央處理器在對(dui)指(zhi)(zhi)令譯(yi)碼(ma)以(yi)后，即(ji)發出一定(ding)(ding)時序(xu)(xu)的控制信號，按給定(ding)(ding)序(xu)(xu)列(lie)的順序(xu)(xu)以(yi)微(wei)(wei)(wei)周期為節拍執(zhi)行由這些微(wei)(wei)(wei)碼(ma)確定(ding)(ding)的若干個(ge)微(wei)(wei)(wei)操(cao)作，即(ji)可(ke)完成某條(tiao)指(zhi)(zhi)令的執(zhi)行。

簡單指令(ling)是由（3～5）個微(wei)操作組(zu)成(cheng)，復雜(za)指令則要(yao)由幾十個微(wei)操作甚至幾百個微(wei)操作組(zu)成(cheng)。

該圖片由注冊用戶"科技數碼行"提供，版權聲明反饋

中央處理器的作用

CPU從存(cun)(cun)儲(chu)器或高速緩沖(chong)存(cun)(cun)儲(chu)器中取出(chu)指令(ling)(ling)，放入指令(ling)(ling)寄(ji)存(cun)(cun)器，并(bing)對指令(ling)(ling)譯碼。它把指令(ling)(ling)分解成一(yi)(yi)系列(lie)的(de)(de)微操(cao)作(zuo)(zuo)(zuo)，然后發出(chu)各種控制(zhi)命(ming)令(ling)(ling)，執行微操(cao)作(zuo)(zuo)(zuo)系列(lie)，從而完成一(yi)(yi)條(tiao)指令(ling)(ling)的(de)(de)執行。指令(ling)(ling)是(shi)計(ji)算機規定(ding)執行操(cao)作(zuo)(zuo)(zuo)的(de)(de)類型和操(cao)作(zuo)(zuo)(zuo)數(shu)的(de)(de)基本命(ming)令(ling)(ling)。指令(ling)(ling)是(shi)由一(yi)(yi)個字(zi)(zi)節或者多個字(zi)(zi)節組成，其(qi)中包括(kuo)操(cao)作(zuo)(zuo)(zuo)碼字(zi)(zi)段(duan)、一(yi)(yi)個或多個有關操(cao)作(zuo)(zuo)(zuo)數(shu)地址的(de)(de)字(zi)(zi)段(duan)以及(ji)一(yi)(yi)些表征機器狀態的(de)(de)狀態字(zi)(zi)以及(ji)特(te)征碼。有的(de)(de)指令(ling)(ling)中也直接包含操(cao)作(zuo)(zuo)(zuo)數(shu)本身。

1、提取

第一(yi)階段，提取(qu)，從存儲器或(huo)高速緩(huan)沖(chong)存儲器中檢索指令（為數(shu)值或(huo)一(yi)系(xi)列數(shu)值）。由程序計數(shu)器（Program Counter）指定(ding)存儲(chu)器(qi)的位置。(程(cheng)序計數器(qi)保存(cun)供識別程(cheng)序位置的(de)數值。換言之，程(cheng)序計數器(qi)記錄了CPU在(zai)程(cheng)序里(li)的蹤(zong)跡。)

2、解碼

CPU根(gen)據(ju)(ju)存儲器提取到的(de)指令來決定(ding)其執行行為。在解碼階段，指令被拆解為有(you)意義的(de)片(pian)段。根(gen)據(ju)(ju)CPU的指令(ling)集架(jia)構（ISA）定義將數值解譯(yi)為指令。一部分的指令數值為運算碼（Opcode），其指示(shi)要(yao)進行(xing)哪些運算。其它的數值通常供(gong)給指令必(bi)要(yao)的信息，諸如一個加法（Addition）運算的運算目標。

3、執行

在提取和解(jie)碼階(jie)(jie)段之后，緊接(jie)(jie)著進入(ru)執(zhi)行階(jie)(jie)段。該階(jie)(jie)段中(zhong)，連接(jie)(jie)到各(ge)種能(neng)夠(gou)進行所需運算的(de)CPU部件。

例如，要求一個加法運(yun)算，算術邏輯單元（ALU，Arithmetic Logic Unit）將會連接到一組輸(shu)(shu)入和一組輸(shu)(shu)出(chu)(chu)。輸(shu)(shu)入提供了要相(xiang)加的(de)數值，而(er)輸(shu)(shu)出(chu)(chu)將含(han)有總和的(de)結果。ALU內(nei)含(han)電路系統(tong)，易(yi)于輸出端完(wan)成(cheng)簡單的(de)普通運(yun)(yun)算(suan)和邏輯運(yun)(yun)算(suan)（比如加(jia)法(fa)和位元(yuan)運(yun)(yun)算(suan)）。如果加(jia)法(fa)運(yun)(yun)算(suan)產生一(yi)個對該CPU處(chu)理而言過大的(de)結(jie)果(guo)，在標(biao)志暫存器里可能會設置運算溢出（Arithmetic Overflow）標志(zhi)。

4、寫回

最終階段，寫(xie)回，以一定(ding)格式將執行(xing)階段的結(jie)果簡單(dan)的寫(xie)回。運算結(jie)果經常被寫(xie)進CPU內部的暫存器，以供隨(sui)后指(zhi)令快速存取。在其它案例中(zhong)，運算(suan)結果可能(neng)寫進速度較慢，但容(rong)量較大且較便宜的主記憶(yi)體(ti)中(zhong)。某(mou)些類型的指(zhi)令會操(cao)作(zuo)程序計數器，而不直接產生(sheng)結果。這些一般稱作(zuo)“跳轉”（Jumps），并在程(cheng)式中(zhong)帶(dai)來循環行(xing)(xing)為(wei)、條件性執行(xing)(xing)（透過條件跳轉）和函(han)式。許(xu)多指(zhi)令(ling)(ling)(ling)會(hui)改變(bian)標志(zhi)暫(zan)存器(qi)的(de)狀(zhuang)態位元(yuan)。這些標志(zhi)可用來影響程(cheng)式行(xing)(xing)為(wei)，緣(yuan)由于它們時常顯出各種(zhong)運(yun)算結(jie)果。例如，以一個(ge)(ge)“比(bi)較(jiao)”指(zhi)令(ling)(ling)(ling)判斷(duan)兩個(ge)(ge)值(zhi)大(da)小，根據比(bi)較(jiao)結(jie)果在標志(zhi)暫(zan)存器(qi)上設置一個(ge)(ge)數值(zhi)。這個(ge)(ge)標志(zhi)可藉由隨后跳轉指(zhi)令(ling)(ling)(ling)來決(jue)定程(cheng)式動(dong)向。在執行(xing)(xing)指(zhi)令(ling)(ling)(ling)并寫回(hui)結(jie)果之后，程(cheng)序(xu)計數器(qi)值(zhi)會(hui)遞增，反覆(fu)整個(ge)(ge)過程(cheng)，下(xia)一個(ge)(ge)指(zhi)令(ling)(ling)(ling)周期正常的(de)提(ti)取(qu)下(xia)一個(ge)(ge)順序(xu)指(zhi)令(ling)(ling)(ling)。