芒果视频下载

綜述

集成(cheng)(cheng)(cheng)電(dian)(dian)(dian)路，英文為Integrated Circuit，縮寫為IC；顧名思義，就是(shi)把(ba)一定(ding)數量的(de)(de)(de)常(chang)用電(dian)(dian)(dian)子元(yuan)件(jian)，如電(dian)(dian)(dian)阻(zu)、電(dian)(dian)(dian)容、晶(jing)體(ti)管等(deng)(deng)，以(yi)及(ji)這些(xie)元(yuan)件(jian)之間(jian)的(de)(de)(de)連線(xian)，通過半(ban)導(dao)(dao)(dao)體(ti)工藝集成(cheng)(cheng)(cheng)在一起的(de)(de)(de)具有特定(ding)功(gong)能的(de)(de)(de)電(dian)(dian)(dian)路。是(shi)20世紀50年代(dai)后(hou)期到60年代(dai)發展起來的(de)(de)(de)一種新型半(ban)導(dao)(dao)(dao)體(ti)器件(jian)。它(ta)是(shi)經過氧化、光刻、擴(kuo)散、外延、蒸鋁等(deng)(deng)半(ban)導(dao)(dao)(dao)體(ti)制造工藝，把(ba)構成(cheng)(cheng)(cheng)具有一定(ding)功(gong)能的(de)(de)(de)電(dian)(dian)(dian)路所需的(de)(de)(de)半(ban)導(dao)(dao)(dao)體(ti)、電(dian)(dian)(dian)阻(zu)、電(dian)(dian)(dian)容等(deng)(deng)元(yuan)件(jian)及(ji)它(ta)們之間(jian)的(de)(de)(de)連接(jie)導(dao)(dao)(dao)線(xian)全部(bu)集成(cheng)(cheng)(cheng)在一小(xiao)塊硅片上，然后(hou)焊接(jie)封(feng)裝在一個管殼(ke)內的(de)(de)(de)電(dian)(dian)(dian)子器件(jian)。其封(feng)裝外殼(ke)有圓(yuan)殼(ke)式、扁(bian)平式或雙列直插(cha)式等(deng)(deng)多種形(xing)式。集成(cheng)(cheng)(cheng)電(dian)(dian)(dian)路技(ji)術(shu)包括芯片制造技(ji)術(shu)與設(she)計技(ji)術(shu)，主要(yao)體(ti)現(xian)在加工設(she)備，加工工藝，封(feng)裝測試，批量生產及(ji)設(she)計創(chuang)新的(de)(de)(de)能力上。

為(wei)什么會(hui)產(chan)生(sheng)集(ji)成(cheng)電(dian)(dian)(dian)(dian)(dian)路(lu)(lu)？我(wo)們知道(dao)任何發明(ming)創造背后都是(shi)有驅動力的(de)(de)(de)(de)，而(er)驅動力往往來(lai)源于(yu)問(wen)題。那么集(ji)成(cheng)電(dian)(dian)(dian)(dian)(dian)路(lu)(lu)產(chan)生(sheng)之(zhi)(zhi)前的(de)(de)(de)(de)問(wen)題是(shi)什么呢？我(wo)們看一下1946年(nian)在(zai)美國誕生(sheng)的(de)(de)(de)(de)世界(jie)上(shang)第一臺電(dian)(dian)(dian)(dian)(dian)子(zi)計算機，它是(shi)一個占地150平(ping)方米(mi)、重達30噸的(de)(de)(de)(de)龐然大(da)(da)(da)物，里(li)面(mian)的(de)(de)(de)(de)電(dian)(dian)(dian)(dian)(dian)路(lu)(lu)使(shi)用了(le)(le)(le)17468只電(dian)(dian)(dian)(dian)(dian)子(zi)管(guan)(guan)、7200只電(dian)(dian)(dian)(dian)(dian)阻、10000只電(dian)(dian)(dian)(dian)(dian)容(rong)、50萬(wan)條線(xian)，耗(hao)電(dian)(dian)(dian)(dian)(dian)量150千瓦(wa)。顯(xian)然，占用面(mian)積大(da)(da)(da)、無法移動是(shi)它最直(zhi)觀和突出(chu)的(de)(de)(de)(de)問(wen)題；如果能(neng)(neng)把這些電(dian)(dian)(dian)(dian)(dian)子(zi)元件和連線(xian)集(ji)成(cheng)在(zai)一小塊(kuai)(kuai)載體(ti)(ti)(ti)(ti)上(shang)該有多好！我(wo)們相信(xin)，有很(hen)多人思考過這個問(wen)題，也(ye)提出(chu)過各(ge)種想(xiang)法。典型的(de)(de)(de)(de)如英國雷達研究所的(de)(de)(de)(de)科(ke)學家達默，他在(zai)1952年(nian)的(de)(de)(de)(de)一次(ci)會(hui)議上(shang)提出(chu)：可(ke)以把電(dian)(dian)(dian)(dian)(dian)子(zi)線(xian)路(lu)(lu)中(zhong)的(de)(de)(de)(de)分立(li)元器件，集(ji)中(zhong)制作在(zai)一塊(kuai)(kuai)半導體(ti)(ti)(ti)(ti)晶(jing)片上(shang)，一小塊(kuai)(kuai)晶(jing)片就(jiu)是(shi)一個完整電(dian)(dian)(dian)(dian)(dian)路(lu)(lu)，這樣(yang)一來(lai)，電(dian)(dian)(dian)(dian)(dian)子(zi)線(xian)路(lu)(lu)的(de)(de)(de)(de)體(ti)(ti)(ti)(ti)積就(jiu)可(ke)大(da)(da)(da)大(da)(da)(da)縮小，可(ke)靠性大(da)(da)(da)幅提高。這就(jiu)是(shi)初期集(ji)成(cheng)電(dian)(dian)(dian)(dian)(dian)路(lu)(lu)的(de)(de)(de)(de)構想(xiang)，晶(jing)體(ti)(ti)(ti)(ti)管(guan)(guan)的(de)(de)(de)(de)發明(ming)使(shi)這種想(xiang)法成(cheng)為(wei)了(le)(le)(le)可(ke)能(neng)(neng)，1947年(nian)在(zai)美國貝爾實驗室制造出(chu)來(lai)了(le)(le)(le)第一個晶(jing)體(ti)(ti)(ti)(ti)管(guan)(guan)，而(er)在(zai)此之(zhi)(zhi)前要實現(xian)電(dian)(dian)(dian)(dian)(dian)流放大(da)(da)(da)功(gong)能(neng)(neng)只能(neng)(neng)依靠體(ti)(ti)(ti)(ti)積大(da)(da)(da)、耗(hao)電(dian)(dian)(dian)(dian)(dian)量大(da)(da)(da)、結構脆弱的(de)(de)(de)(de)電(dian)(dian)(dian)(dian)(dian)子(zi)管(guan)(guan)。晶(jing)體(ti)(ti)(ti)(ti)管(guan)(guan)具有電(dian)(dian)(dian)(dian)(dian)子(zi)管(guan)(guan)的(de)(de)(de)(de)主要功(gong)能(neng)(neng)，并且克(ke)服了(le)(le)(le)電(dian)(dian)(dian)(dian)(dian)子(zi)管(guan)(guan)的(de)(de)(de)(de)上(shang)述缺點，因此在(zai)晶(jing)體(ti)(ti)(ti)(ti)管(guan)(guan)發明(ming)后，很(hen)快(kuai)就(jiu)出(chu)現(xian)了(le)(le)(le)基(ji)(ji)于(yu)半導體(ti)(ti)(ti)(ti)的(de)(de)(de)(de)集(ji)成(cheng)電(dian)(dian)(dian)(dian)(dian)路(lu)(lu)的(de)(de)(de)(de)構想(xiang)，也(ye)就(jiu)很(hen)快(kuai)發明(ming)出(chu)來(lai)了(le)(le)(le)集(ji)成(cheng)電(dian)(dian)(dian)(dian)(dian)路(lu)(lu)。杰克(ke)·基(ji)(ji)爾比（Jack Kilby）和羅伯特·諾伊(yi)斯（Robert Noyce）在(zai)1958~1959期間分別(bie)發明(ming)了(le)(le)(le)鍺集(ji)成(cheng)電(dian)(dian)(dian)(dian)(dian)路(lu)(lu)和硅(gui)集(ji)成(cheng)電(dian)(dian)(dian)(dian)(dian)路(lu)(lu)。

現(xian)在(zai)，集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)路已經在(zai)各行各業中發揮(hui)著非常重要(yao)的(de)(de)(de)(de)(de)作(zuo)用，是現(xian)代信(xin)息社會的(de)(de)(de)(de)(de)基石。集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)路的(de)(de)(de)(de)(de)含義，已經遠(yuan)遠(yuan)超過了(le)(le)其剛誕生(sheng)(sheng)時的(de)(de)(de)(de)(de)定(ding)義范圍，但(dan)其最核心(xin)的(de)(de)(de)(de)(de)部(bu)分(fen)，仍然沒(mei)有(you)改(gai)變，那(nei)(nei)就是“集(ji)(ji)成(cheng)(cheng)(cheng)”，其所(suo)衍生(sheng)(sheng)出來(lai)的(de)(de)(de)(de)(de)各種學科，大都是圍繞著“集(ji)(ji)成(cheng)(cheng)(cheng)什么”、“如(ru)何集(ji)(ji)成(cheng)(cheng)(cheng)”、“如(ru)何處理集(ji)(ji)成(cheng)(cheng)(cheng)帶來(lai)的(de)(de)(de)(de)(de)利弊”這三(san)個(ge)問題(ti)來(lai)開展(zhan)的(de)(de)(de)(de)(de)。硅集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)路是主(zhu)流，就是把實現(xian)某種功(gong)(gong)能(neng)(neng)的(de)(de)(de)(de)(de)電(dian)路所(suo)需(xu)的(de)(de)(de)(de)(de)各種元(yuan)件(jian)都放(fang)在(zai)一(yi)塊(kuai)硅片上，所(suo)形(xing)成(cheng)(cheng)(cheng)的(de)(de)(de)(de)(de)整體被(bei)稱作(zuo)集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)路。對于“集(ji)(ji)成(cheng)(cheng)(cheng)”，想(xiang)象一(yi)下(xia)我們住過的(de)(de)(de)(de)(de)房子可能(neng)(neng)比較容易理解(jie)：很多(duo)人(ren)小時候(hou)都住過農(nong)村的(de)(de)(de)(de)(de)房子，那(nei)(nei)時房屋的(de)(de)(de)(de)(de)主(zhu)體也許(xu)就是三(san)兩(liang)間(jian)平房，發揮(hui)著臥室(shi)(shi)的(de)(de)(de)(de)(de)功(gong)(gong)能(neng)(neng)，門口的(de)(de)(de)(de)(de)小院子擺上一(yi)副桌椅，就充當客(ke)廳，旁(pang)邊還有(you)個(ge)炊(chui)煙裊裊的(de)(de)(de)(de)(de)小矮屋，那(nei)(nei)是廚房，而(er)具(ju)有(you)獨特功(gong)(gong)能(neng)(neng)的(de)(de)(de)(de)(de)廁所(suo)，需(xu)要(yao)有(you)一(yi)定(ding)的(de)(de)(de)(de)(de)隔離，有(you)可能(neng)(neng)在(zai)房屋的(de)(de)(de)(de)(de)背(bei)后，要(yao)走上十幾(ji)米(mi)……后來(lai)，到(dao)了(le)(le)城市里，或者鄉村城鎮化，大家都住進了(le)(le)樓房或者套(tao)房，一(yi)套(tao)房里面，有(you)客(ke)廳、臥室(shi)(shi)、廚房、衛生(sheng)(sheng)間(jian)、陽臺，也許(xu)只有(you)幾(ji)十平方米(mi)，卻具(ju)有(you)了(le)(le)原(yuan)來(lai)占地幾(ji)百平方米(mi)的(de)(de)(de)(de)(de)農(nong)村房屋的(de)(de)(de)(de)(de)各種功(gong)(gong)能(neng)(neng)，這就是集(ji)(ji)成(cheng)(cheng)(cheng)。

當(dang)然現如今的(de)(de)集成(cheng)電(dian)(dian)(dian)(dian)路(lu)，其集成(cheng)度遠(yuan)非(fei)一(yi)套房能比擬的(de)(de)，或(huo)許用一(yi)幢摩(mo)登(deng)大樓(lou)可(ke)(ke)以更好地(di)(di)類比：地(di)(di)面(mian)(mian)上(shang)有商(shang)鋪、辦公、食堂、酒店式公寓，地(di)(di)下有幾層(ceng)是(shi)(shi)停車場(chang)，停車場(chang)下面(mian)(mian)還有地(di)(di)基(ji)——這(zhe)是(shi)(shi)集成(cheng)電(dian)(dian)(dian)(dian)路(lu)的(de)(de)布(bu)局，模擬電(dian)(dian)(dian)(dian)路(lu)和(he)數字(zi)電(dian)(dian)(dian)(dian)路(lu)分開(kai)(kai)，處(chu)理小(xiao)信(xin)號的(de)(de)敏感電(dian)(dian)(dian)(dian)路(lu)與(yu)(yu)翻(fan)轉(zhuan)頻繁的(de)(de)控制邏(luo)輯分開(kai)(kai)，電(dian)(dian)(dian)(dian)源單獨放(fang)在一(yi)角。每層(ceng)樓(lou)的(de)(de)房間(jian)布(bu)局不(bu)(bu)一(yi)樣，走廊也不(bu)(bu)一(yi)樣，有回字(zi)形的(de)(de)、工字(zi)形的(de)(de)、幾字(zi)形的(de)(de)——這(zhe)是(shi)(shi)集成(cheng)電(dian)(dian)(dian)(dian)路(lu)器件設計，低(di)噪聲電(dian)(dian)(dian)(dian)路(lu)中可(ke)(ke)以用折疊形狀或(huo)“叉指”結(jie)(jie)構(gou)的(de)(de)晶體管來減小(xiao)結(jie)(jie)面(mian)(mian)積和(he)柵電(dian)(dian)(dian)(dian)阻。各(ge)樓(lou)層(ceng)直接有高速電(dian)(dian)(dian)(dian)梯可(ke)(ke)達，為了效率(lv)和(he)功能隔離，還可(ke)(ke)能有多部(bu)電(dian)(dian)(dian)(dian)梯，每部(bu)電(dian)(dian)(dian)(dian)梯能到的(de)(de)樓(lou)層(ceng)不(bu)(bu)同——這(zhe)是(shi)(shi)集成(cheng)電(dian)(dian)(dian)(dian)路(lu)的(de)(de)布(bu)線(xian)，電(dian)(dian)(dian)(dian)源線(xian)、地(di)(di)線(xian)單獨走線(xian)，負(fu)載大的(de)(de)線(xian)也寬(kuan)；時鐘(zhong)與(yu)(yu)信(xin)號分開(kai)(kai)；每層(ceng)之(zhi)間(jian)布(bu)線(xian)垂直避(bi)免干擾；CPU與(yu)(yu)存儲(chu)之(zhi)間(jian)的(de)(de)高速總線(xian)，相當(dang)于電(dian)(dian)(dian)(dian)梯，各(ge)層(ceng)之(zhi)間(jian)的(de)(de)通孔相當(dang)于電(dian)(dian)(dian)(dian)梯間(jian)……

特點

集(ji)成電(dian)路(lu)或稱微電(dian)路(lu)（microcircuit）、微芯(xin)片(pian)（microchip）、芯(xin)片(pian)（chip）在電(dian)子學中是一種把電(dian)路(lu)（主要包括(kuo)半(ban)導體裝置，也包括(kuo)被動元件等）小型化的方式，并通常制造在半(ban)導體晶圓表(biao)面(mian)上。

前述將電(dian)(dian)(dian)路(lu)(lu)(lu)制造在半導體(ti)芯片表面上的集(ji)(ji)成電(dian)(dian)(dian)路(lu)(lu)(lu)又稱薄膜（thin-film）集(ji)(ji)成電(dian)(dian)(dian)路(lu)(lu)(lu)。另有(you)一種厚膜（thick-film）混成集(ji)(ji)成電(dian)(dian)(dian)路(lu)(lu)(lu)（hybrid integrated circuit）是由獨立半導體(ti)設備和被動元件，集(ji)(ji)成到(dao)襯底(di)或線路(lu)(lu)(lu)板所構成的小型化(hua)電(dian)(dian)(dian)路(lu)(lu)(lu)。

本文是關于單片（monolithic）集(ji)成(cheng)電路，即薄膜集(ji)成(cheng)電路。

集成電(dian)路具有體積小，重(zhong)量輕，引出線和焊(han)接點少，壽命長，可靠(kao)性高，性能好等優(you)點，同(tong)時成本低，便(bian)于大(da)規模(mo)生產(chan)。它不(bu)僅在(zai)工、民用電(dian)子(zi)設(she)備如(ru)收錄機(ji)、電(dian)視機(ji)、計算機(ji)等方面得到廣泛的(de)應用，同(tong)時在(zai)軍事、通訊、遙控等方面也(ye)得到廣泛的(de)應用。用集成電(dian)路來裝配(pei)(pei)電(dian)子(zi)設(she)備，其(qi)裝配(pei)(pei)密度比晶體管可提高幾十倍至幾千(qian)倍，設(she)備的(de)穩定工作時間(jian)也(ye)可大(da)大(da)提高。

分類

功能結構

集(ji)成(cheng)電(dian)(dian)(dian)路，又稱為IC，按其功能、結(jie)構的不(bu)同，可以分為模(mo)擬集(ji)成(cheng)電(dian)(dian)(dian)路、數字集(ji)成(cheng)電(dian)(dian)(dian)路和數/模(mo)混(hun)合集(ji)成(cheng)電(dian)(dian)(dian)路三大(da)類。

模(mo)擬集成電(dian)路又稱線性電(dian)路,用(yong)來產生、放(fang)大和處理各種(zhong)(zhong)模(mo)擬信(xin)(xin)號(hao)(hao)(hao)(hao)(hao)（指幅度隨時間變化(hua)的(de)信(xin)(xin)號(hao)(hao)(hao)(hao)(hao)。例如半導(dao)體(ti)收音(yin)機的(de)音(yin)頻信(xin)(xin)號(hao)(hao)(hao)(hao)(hao)、錄放(fang)機的(de)磁(ci)帶信(xin)(xin)號(hao)(hao)(hao)(hao)(hao)等(deng)），其(qi)輸入(ru)信(xin)(xin)號(hao)(hao)(hao)(hao)(hao)和輸出信(xin)(xin)號(hao)(hao)(hao)(hao)(hao)成比(bi)例關系(xi)。而數字(zi)集成電(dian)路用(yong)來產生、放(fang)大和處理各種(zhong)(zhong)數字(zi)信(xin)(xin)號(hao)(hao)(hao)(hao)(hao)（指在(zai)時間上(shang)和幅度上(shang)離(li)散取(qu)值(zhi)的(de)信(xin)(xin)號(hao)(hao)(hao)(hao)(hao)。例如5G手機、數碼相機、電(dian)腦(nao)CPU、數字(zi)電(dian)視的(de)邏(luo)輯(ji)控制(zhi)和重(zhong)放(fang)的(de)音(yin)頻信(xin)(xin)號(hao)(hao)(hao)(hao)(hao)和視頻信(xin)(xin)號(hao)(hao)(hao)(hao)(hao)）。

制作工藝

集成電路按制(zhi)作(zuo)工藝可(ke)分為(wei)半導(dao)體集成電路和膜(mo)集成電路。

膜集(ji)成(cheng)電(dian)(dian)路又分類厚膜集(ji)成(cheng)電(dian)(dian)路和(he)薄膜集(ji)成(cheng)電(dian)(dian)路。

集成度高低

集成電路按(an)集成度高低的不同可分為：

SSIC 小(xiao)規(gui)模集成電路(Small Scale Integrated circuits)

MSIC 中規模集成電路(Medium Scale Integrated circuits)

LSIC 大規模集成電路(Large Scale Integrated circuits)

VLSIC 超大規模集成電(dian)路(Very Large Scale Integrated circuits)

ULSIC特(te)大規模集成(cheng)電路(Ultra Large Scale Integrated circuits)

GSIC 巨大規(gui)模集(ji)成電路也被稱作極(ji)大規(gui)模集(ji)成電路或超特大規(gui)模集(ji)成電路(Giga Scale Integration)。

導電類型不同

集(ji)成(cheng)電(dian)(dian)路按導(dao)電(dian)(dian)類型可分為雙極(ji)型集(ji)成(cheng)電(dian)(dian)路和(he)單極(ji)型集(ji)成(cheng)電(dian)(dian)路，他(ta)們(men)都是數(shu)字集(ji)成(cheng)電(dian)(dian)路。

雙極(ji)型集(ji)成(cheng)(cheng)電(dian)路(lu)的(de)制作工(gong)藝(yi)復雜，功耗較(jiao)大，代表(biao)集(ji)成(cheng)(cheng)電(dian)路(lu)有TTL、ECL、HTL、LST-TL、STTL等類(lei)型。單極(ji)型集(ji)成(cheng)(cheng)電(dian)路(lu)的(de)制作工(gong)藝(yi)簡單，功耗也較(jiao)低，易于(yu)制成(cheng)(cheng)大規模集(ji)成(cheng)(cheng)電(dian)路(lu)，代表(biao)集(ji)成(cheng)(cheng)電(dian)路(lu)有CMOS、NMOS、PMOS等類(lei)型。

按用途

集(ji)成(cheng)電(dian)(dian)(dian)路(lu)按用(yong)途可分為電(dian)(dian)(dian)視機用(yong)集(ji)成(cheng)電(dian)(dian)(dian)路(lu)、音響用(yong)集(ji)成(cheng)電(dian)(dian)(dian)路(lu)、影(ying)碟(die)機用(yong)集(ji)成(cheng)電(dian)(dian)(dian)路(lu)、錄像(xiang)機用(yong)集(ji)成(cheng)電(dian)(dian)(dian)路(lu)、電(dian)(dian)(dian)腦（微(wei)機）用(yong)集(ji)成(cheng)電(dian)(dian)(dian)路(lu)、電(dian)(dian)(dian)子(zi)琴用(yong)集(ji)成(cheng)電(dian)(dian)(dian)路(lu)、通信用(yong)集(ji)成(cheng)電(dian)(dian)(dian)路(lu)、照相(xiang)機用(yong)集(ji)成(cheng)電(dian)(dian)(dian)路(lu)、遙控集(ji)成(cheng)電(dian)(dian)(dian)路(lu)、語言集(ji)成(cheng)電(dian)(dian)(dian)路(lu)、報警器用(yong)集(ji)成(cheng)電(dian)(dian)(dian)路(lu)及(ji)各種專用(yong)集(ji)成(cheng)電(dian)(dian)(dian)路(lu)。

1.電(dian)視機用集(ji)(ji)(ji)(ji)成(cheng)電(dian)路(lu)(lu)(lu)包括行、場掃描集(ji)(ji)(ji)(ji)成(cheng)電(dian)路(lu)(lu)(lu)、中放集(ji)(ji)(ji)(ji)成(cheng)電(dian)路(lu)(lu)(lu)、伴(ban)音集(ji)(ji)(ji)(ji)成(cheng)電(dian)路(lu)(lu)(lu)、彩色(se)解碼集(ji)(ji)(ji)(ji)成(cheng)電(dian)路(lu)(lu)(lu)、AV/TV轉(zhuan)換集(ji)(ji)(ji)(ji)成(cheng)電(dian)路(lu)(lu)(lu)、開關電(dian)源(yuan)集(ji)(ji)(ji)(ji)成(cheng)電(dian)路(lu)(lu)(lu)、遙控集(ji)(ji)(ji)(ji)成(cheng)電(dian)路(lu)(lu)(lu)、麗音解碼集(ji)(ji)(ji)(ji)成(cheng)電(dian)路(lu)(lu)(lu)、畫中畫處理集(ji)(ji)(ji)(ji)成(cheng)電(dian)路(lu)(lu)(lu)、微處理器（CPU）集(ji)(ji)(ji)(ji)成(cheng)電(dian)路(lu)(lu)(lu)、存儲(chu)器集(ji)(ji)(ji)(ji)成(cheng)電(dian)路(lu)(lu)(lu)等。

2.音響用集(ji)(ji)成(cheng)(cheng)電(dian)(dian)路(lu)(lu)(lu)(lu)包括(kuo)AM/FM高(gao)中(zhong)頻電(dian)(dian)路(lu)(lu)(lu)(lu)、立體聲(sheng)(sheng)解(jie)碼電(dian)(dian)路(lu)(lu)(lu)(lu)、音頻前置放(fang)大電(dian)(dian)路(lu)(lu)(lu)(lu)、音頻運(yun)算放(fang)大集(ji)(ji)成(cheng)(cheng)電(dian)(dian)路(lu)(lu)(lu)(lu)、音頻功(gong)率放(fang)大集(ji)(ji)成(cheng)(cheng)電(dian)(dian)路(lu)(lu)(lu)(lu)、環繞聲(sheng)(sheng)處理集(ji)(ji)成(cheng)(cheng)電(dian)(dian)路(lu)(lu)(lu)(lu)、電(dian)(dian)平驅動集(ji)(ji)成(cheng)(cheng)電(dian)(dian)路(lu)(lu)(lu)(lu)，電(dian)(dian)子音量控(kong)制集(ji)(ji)成(cheng)(cheng)電(dian)(dian)路(lu)(lu)(lu)(lu)、延時混響集(ji)(ji)成(cheng)(cheng)電(dian)(dian)路(lu)(lu)(lu)(lu)、電(dian)(dian)子開關集(ji)(ji)成(cheng)(cheng)電(dian)(dian)路(lu)(lu)(lu)(lu)等(deng)。

3.影碟機用(yong)集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)路有系統控(kong)制集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)路、視頻編碼集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)路、MPEG解碼集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)路、音頻信號處理集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)路、音響效果集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)路、RF信號處理集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)路、數字(zi)信號處理集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)路、伺服集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)路、電(dian)(dian)(dian)動機驅(qu)動集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)路等。

4.錄像(xiang)機用集成電路有系統控制集成電路、伺服集成電路、驅動集成電路、音頻(pin)處理(li)集成電路、視頻(pin)處理(li)集成電路。

5.計(ji)算機集成電(dian)路，包括中(zhong)央控制單元（CPU）、內(nei)存儲器(qi)、外存儲器(qi)、I/O控制電(dian)路等(deng)。

6.通信集成電路

7.專業控(kong)制集成電路

按應用領域分

集(ji)成電路(lu)按應用領域可分(fen)為標(biao)準通用集(ji)成電路(lu)和專用集(ji)成電路(lu)。

按外形分

集成(cheng)電路按外(wai)形可分為圓形（金屬外(wai)殼晶(jing)體管封裝型，一般適合用(yong)于大功率）、扁平型（穩定性好(hao)，體積小）和雙(shuang)列直插型。

簡史

世界集成電路發展歷史

1947年(nian)：美國貝爾(er)實驗室的約翰·巴(ba)丁、布拉頓、肖(xiao)克萊三人發(fa)明(ming)了晶體管，這是微電子技(ji)術(shu)發(fa)展中第一個里程碑；

1950年：結型(xing)晶體管誕生(sheng)

1950年： R Ohl和肖克萊發明了離子(zi)注入工藝

1951年(nian)：場(chang)效應晶體管發明

1956年：C S Fuller發明(ming)了擴散工藝

1958年：仙童公司(si)Robert Noyce與(yu)德儀公司(si)基爾比間(jian)隔(ge)數(shu)月分別(bie)發(fa)明(ming)了(le)集成電路，開創(chuang)了(le)世界(jie)微電子學(xue)的(de)歷(li)史；

1960年：H H Loor和E Castellani發明了光刻(ke)工藝(yi)

1962年：美國(guo)RCA公司研制出MOS場效應(ying)晶體管

1963年(nian)：F.M.Wanlass和C.T.Sah首次提出CMOS技術(shu)，今天，95%以(yi)上的集成(cheng)電路芯片都是基于CMOS工藝

1964年(nian)：Intel摩(mo)爾提出摩(mo)爾定律，預測(ce)晶體(ti)管(guan)集成度將會(hui)每18個月增(zeng)加1倍

1966年(nian)：美國RCA公司(si)研制出CMOS集(ji)成電路(lu)，并研制出第一塊門(men)(men)陣列（50門(men)(men)），為(wei)現如今的大規(gui)模集(ji)成電路(lu)發展奠(dian)定了(le)堅實(shi)基(ji)礎，具有里程(cheng)碑(bei)意義

1967年(nian)：應用材料公司（Applied Materials）成立，現已成為全球最(zui)大的半導體設備制造公司

1971年：Intel推出1kb動態隨機(ji)存儲器（DRAM），標志著大(da)規模集成電路(lu)出現(xian)

1971年：全球第一個(ge)微處理器4004由Intel公司推出(chu)，采用(yong)的是MOS工藝，這是一個(ge)里程碑式的發明

1974年(nian)：RCA公司推出第一個CMOS微處理器(qi)1802

1976年：16kb DRAM和4kb SRAM問世

1978年：64kb動態(tai)隨機存(cun)儲器誕生，不足0.5平(ping)方厘米的(de)硅(gui)片上集成了(le)14萬個(ge)晶(jing)體(ti)管(guan)，標志著(zhu)超大規模(mo)集成電路（VLSI）時代(dai)的(de)來(lai)臨

1979年：Intel推出5MHz 8088微處理(li)器，之后(hou)，IBM基于8088推出全球第(di)一(yi)臺PC

1981年(nian)：256kb DRAM和(he)64kb CMOS SRAM問世

1984年：日本宣布推出1Mb DRAM和256kb SRAM

1985年：80386微處理器(qi)問(wen)世，20MHz

1988年：16M DRAM問世，1平方厘米大小的硅片上集成有3500萬個晶體管，標(biao)志著進入超大規模(mo)集成電路（VLSI）階段(duan)

1989年：1Mb DRAM進入市場

1989年：486微處理(li)器推出，25MHz，1μm工(gong)(gong)藝，后來(lai)50MHz芯片(pian)采用0.8μm工(gong)(gong)藝

1992年：64M位(wei)隨機存儲器問(wen)世(shi)

1993年：66MHz奔騰處理器(qi)推出，采用(yong)0.6μm工藝

1995年：Pentium Pro，133MHz，采(cai)用(yong)(yong)0.6-0.35μm工藝；1997年：300MHz奔騰Ⅱ問世(shi)，采(cai)用(yong)(yong)0.25μm工藝

1999年：奔騰Ⅲ問世，450MHz，采用(yong)0.25μm工藝，后采用(yong)0.18μm工藝

2000年：1Gb RAM投放(fang)市場(chang)

2000年：奔(ben)騰4問(wen)世，1.5GHz，采(cai)用0.18μm工(gong)藝

2001年：Intel宣布2001年下半年采用0.13μm工藝。

2003年：奔騰(teng)4E系列推出，采(cai)用90nm工藝。

2005年(nian)：intel酷睿(rui)2系(xi)列上市，采用65nm工藝。

2007年：基(ji)于全新(xin)45納(na)米High-K工(gong)藝的intel酷睿2E7/E8/E9上市。

2009年(nian)：intel酷睿(rui)i系列全新推出，創紀錄采用了領(ling)先的32納米工(gong)藝(yi)，并(bing)且下一代22納米工(gong)藝(yi)正在研發。

我國集成電路發展歷史

我國集成電路產業誕生于六十年代，共經歷了三個(ge)發展(zhan)階段：

1965年-1978年：以(yi)計算機和(he)軍工配套為(wei)目標，以(yi)開發邏輯電(dian)路(lu)(lu)為(wei)主要(yao)產(chan)品，初(chu)步建立集成(cheng)電(dian)路(lu)(lu)工業基礎(chu)及(ji)相關設備、儀器、材料的配套條件

1978年-1990年：主(zhu)要引進(jin)美(mei)國(guo)(guo)二手設備，改善集成電(dian)(dian)路(lu)裝備水(shui)平，在“治散治亂”的(de)同時，以消費類整機(ji)作為配套重(zhong)點，較好地(di)解決了彩(cai)電(dian)(dian)集成電(dian)(dian)路(lu)的(de)國(guo)(guo)產(chan)化

1990年(nian)-2000年(nian)：以(yi)908工(gong)程、909工(gong)程為(wei)重點，以(yi)CAD為(wei)突破口，抓好科技攻關(guan)和(he)北(bei)方科研開發(fa)基地的(de)(de)建設(she)，為(wei)信息(xi)產業服(fu)務，集(ji)成電路行業取得了新的(de)(de)發(fa)展。

集(ji)成電路產(chan)業是對集(ji)成電路產(chan)業鏈各環節市(shi)(shi)場(chang)銷售額的總體描述，它不僅僅包(bao)含(han)集(ji)成電路市(shi)(shi)場(chang)，也包(bao)括IP核市(shi)(shi)場(chang)、EDA市(shi)(shi)場(chang)、芯片代工(gong)市(shi)(shi)場(chang)、封測市(shi)(shi)場(chang)，甚至(zhi)(zhi)延伸至(zhi)(zhi)設備、材料市(shi)(shi)場(chang)。

集成(cheng)電路(lu)產(chan)業(ye)不(bu)再依賴CPU、存儲器等單一器件發展，移動互聯、三網融合、多屏互動、智(zhi)能終端帶來(lai)(lai)了(le)多重市(shi)(shi)場(chang)空間，商業(ye)模式不(bu)斷(duan)創新(xin)為市(shi)(shi)場(chang)注入新(xin)活(huo)(huo)力(li)。目前我(wo)國集成(cheng)電路(lu)產(chan)業(ye)已具備(bei)一定基礎(chu)，多年(nian)(nian)來(lai)(lai)我(wo)國集成(cheng)電路(lu)產(chan)業(ye)所聚集的(de)技術(shu)創新(xin)活(huo)(huo)力(li)、市(shi)(shi)場(chang)拓展能力(li)、資源整合動力(li)以及(ji)廣闊的(de)市(shi)(shi)場(chang)潛力(li)，為產(chan)業(ye)在未來(lai)(lai)5年(nian)(nian)～10年(nian)(nian)實現快(kuai)速發展、邁(mai)上新(xin)的(de)臺(tai)階奠(dian)定了(le)基礎(chu)。

檢測常識

1、檢測前要了(le)解集成電(dian)路(lu)(lu)及其相(xiang)關電(dian)路(lu)(lu)的工作原理

檢查和(he)修(xiu)理集成(cheng)電(dian)路前(qian)首(shou)先要(yao)熟悉所用集成(cheng)電(dian)路的功能、內部(bu)電(dian)路、主要(yao)電(dian)氣參(can)數、各引(yin)腳(jiao)的作用以及引(yin)腳(jiao)的正常電(dian)壓、波形(xing)與(yu)外(wai)圍(wei)元件組成(cheng)電(dian)路的工作原理。

2、測試避免造成引腳間短路

電(dian)(dian)壓測(ce)量(liang)或用示波器探頭測(ce)試(shi)波形時，避免造成(cheng)引腳間(jian)短路(lu)(lu)，最(zui)好在與(yu)引腳直接連通(tong)的(de)(de)外圍印刷電(dian)(dian)路(lu)(lu)上(shang)進行測(ce)量(liang)。任(ren)何(he)瞬間(jian)的(de)(de)短路(lu)(lu)都容易損壞集成(cheng)電(dian)(dian)路(lu)(lu)，尤(you)其在測(ce)試(shi)扁(bian)平型封裝(zhuang)的(de)(de)CMOS集成(cheng)電(dian)(dian)路(lu)(lu)時更要加倍小心。

3、嚴禁(jin)在(zai)無(wu)隔(ge)離變壓(ya)器(qi)的(de)情況下(xia)，用(yong)已接地的(de)測試設(she)備去接觸底板帶電的(de)電視、音響、錄像等設(she)備

嚴禁(jin)用外殼已接(jie)(jie)地(di)的(de)儀器設(she)備(bei)直(zhi)接(jie)(jie)測試無電(dian)(dian)源隔離變壓器的(de)電(dian)(dian)視(shi)、音(yin)(yin)響(xiang)、錄(lu)像等設(she)備(bei)。雖(sui)然一(yi)般的(de)收錄(lu)機都具(ju)有電(dian)(dian)源變壓器，當(dang)接(jie)(jie)觸到較(jiao)特殊(shu)的(de)尤其是(shi)輸出功率較(jiao)大(da)(da)或對(dui)采用的(de)電(dian)(dian)源性質不太了解的(de)電(dian)(dian)視(shi)或音(yin)(yin)響(xiang)設(she)備(bei)時，首先要(yao)弄清該機底盤是(shi)否(fou)(fou)帶電(dian)(dian)，否(fou)(fou)則極易(yi)與底板帶電(dian)(dian)的(de)電(dian)(dian)視(shi)、音(yin)(yin)響(xiang)等設(she)備(bei)造成(cheng)電(dian)(dian)源短路，波及集成(cheng)電(dian)(dian)路，造成(cheng)故障的(de)進一(yi)步擴(kuo)大(da)(da)。

4、要(yao)注意電(dian)烙(luo)鐵的絕緣性能

不允許帶電(dian)(dian)(dian)使用烙鐵焊接(jie)，要確認烙鐵不帶電(dian)(dian)(dian)，最好把烙鐵的(de)外殼接(jie)地，對MOS電(dian)(dian)(dian)路更應(ying)小心，能采(cai)用6~8V的(de)低(di)壓電(dian)(dian)(dian)烙鐵就更安全。

5、要保證焊接質量(liang)

焊(han)接時(shi)確(que)實焊(han)牢，焊(han)錫的(de)堆積、氣孔容(rong)易造成虛焊(han)。焊(han)接時(shi)間(jian)一(yi)般不超過3秒鐘，烙鐵的(de)功率應用(yong)內(nei)熱式25W左右。已焊(han)接好(hao)(hao)的(de)集(ji)成電路要仔細查看，最好(hao)(hao)用(yong)歐姆表(biao)測量各引腳間(jian)有否短路，確(que)認(ren)無焊(han)錫粘連現象再(zai)接通電源。

6、不(bu)要輕(qing)易(yi)斷定集成電(dian)路的損壞

不(bu)要輕(qing)易地判斷集(ji)成電(dian)路已損壞。因為集(ji)成電(dian)路絕(jue)大多數為直(zhi)接耦合，一旦某(mou)一電(dian)路不(bu)正(zheng)常，可能會導致多處電(dian)壓變化(hua)(hua)，而(er)這(zhe)些變化(hua)(hua)不(bu)一定(ding)是集(ji)成電(dian)路損壞引(yin)起的，另(ling)外(wai)在有些情況下測(ce)得(de)各引(yin)腳電(dian)壓與(yu)正(zheng)常值相符或接近時，也(ye)不(bu)一定(ding)都能說明集(ji)成電(dian)路就是好(hao)的。因為有些軟(ruan)故障不(bu)會引(yin)起直(zhi)流(liu)電(dian)壓的變化(hua)(hua)。

7、測試儀表(biao)內阻(zu)要大

測(ce)量(liang)集成電路引腳(jiao)直流電壓(ya)時，應選用表頭內阻(zu)大于20KΩ/V的萬用表，否則(ze)對某些引腳(jiao)電壓(ya)會(hui)有較大的測(ce)量(liang)誤差(cha)。

8、要注意功率集成電路的散熱

功率集成電路應(ying)散熱良好，不允許不帶散熱器(qi)而處于大功率的狀態下工作。

9、引線要合理

如需要(yao)加(jia)接外圍(wei)元(yuan)件代替集成(cheng)電路內部(bu)已損壞部(bu)分，應(ying)選用(yong)小型元(yuan)器件，且接線要(yao)合理以免造成(cheng)不(bu)必要(yao)的寄生(sheng)耦合，尤(you)其是要(yao)處(chu)理好音頻功(gong)放(fang)集成(cheng)電路和前置放(fang)大電路之(zhi)間的接地端。

例(li)如： 肖(xiao)特(te)基4輸入與非門 CT54S20MD

C—符合國家標準

T—TTL電路

54S20—肖特基雙(shuang)4輸(shu)入與非門(men)

M—‐55~125℃

D—多層陶瓷雙(shuang)列直插封裝

1、BGA

(ball grid array)

球形觸點(dian)陣(zhen)(zhen)(zhen)列，表面貼裝(zhuang)(zhuang)型封(feng)(feng)(feng)裝(zhuang)(zhuang)之一。在印刷基板的(de)(de)背面按(an)陣(zhen)(zhen)(zhen)列方式(shi)制作出球形凸點(dian)用(yong)以代替引(yin)(yin)(yin)腳，在印刷基板的(de)(de)正(zheng)面裝(zhuang)(zhuang)配(pei)LSI芯(xin)片，然(ran)后用(yong)模壓樹脂(zhi)或(huo)灌封(feng)(feng)(feng)方法進行密封(feng)(feng)(feng)。也稱(cheng)為(wei)凸點(dian)陣(zhen)(zhen)(zhen)列載體(PAC)。引(yin)(yin)(yin)腳可超過200，是(shi)多引(yin)(yin)(yin)腳LSI用(yong)的(de)(de)一種封(feng)(feng)(feng)裝(zhuang)(zhuang)。封(feng)(feng)(feng)裝(zhuang)(zhuang)本體也可做得比QFP(四側引(yin)(yin)(yin)腳扁平封(feng)(feng)(feng)裝(zhuang)(zhuang))小。例如(ru)，引(yin)(yin)(yin)腳中心(xin)距為(wei)1.5mm的(de)(de)360引(yin)(yin)(yin)腳BGA僅為(wei)31mm見(jian)方；而引(yin)(yin)(yin)腳中心(xin)距為(wei)0.5mm的(de)(de)304引(yin)(yin)(yin)腳QFP為(wei)40mm見(jian)方。而且(qie)BGA不用(yong)擔心(xin)QFP那(nei)樣的(de)(de)引(yin)(yin)(yin)腳變形問題（見(jian)有(you)圖(tu)所(suo)示(shi)）。

2、BQFP

(quad flat package with bumper)

帶緩沖墊的四側(ce)引腳扁(bian)平封裝(zhuang)(zhuang)。QFP封裝(zhuang)(zhuang)之一，在封裝(zhuang)(zhuang)本體的四個角設置突起(緩沖墊)以防止在運(yun)送過程(cheng)中(zhong)(zhong)引腳發生彎曲(qu)變形。美國半(ban)導體廠家主要在微(wei)處理器和ASIC等電路(lu)中(zhong)(zhong)采用(yong)此封裝(zhuang)(zhuang)。引腳中(zhong)(zhong)心距0.635mm，引腳數從(cong)84到196左右(見QFP)。

3、C－

(ceramic)

表(biao)示(shi)陶瓷封裝的(de)記號。例如，CDIP表(biao)示(shi)的(de)是(shi)陶瓷DIP。是(shi)在(zai)實際中(zhong)經常使用的(de)記號。

4、Cerdip

用玻(bo)璃(li)密封的陶(tao)瓷雙(shuang)列直插式封裝，用于(yu)ECL RAM，DSP(數字信(xin)號處理器)等電路(lu)。帶有玻(bo)璃(li)窗(chuang)口(kou)的Cerdip用于(yu)紫外(wai)線(xian)擦除(chu)型EPROM以及內部帶有EPROM的微(wei)機(ji)電路(lu)等。引腳中心距2.54mm，引腳數從8到42。在日本，此封裝表示為(wei)DIP－G(G即玻(bo)璃(li)密封的意思)。

5、Cerquad

表面貼裝(zhuang)(zhuang)型(xing)封(feng)裝(zhuang)(zhuang)之一，即用下密封(feng)的(de)(de)陶瓷QFP，用于(yu)封(feng)裝(zhuang)(zhuang)DS等(deng)(deng)的(de)(de)邏輯LSI電路(lu)。帶有窗口的(de)(de)Cerquad用于(yu)封(feng)裝(zhuang)(zhuang)EPRO電路(lu)。散熱(re)性比塑料QFP好，在自然空(kong)冷條件下可(ke)容許1.5～2W的(de)(de)功(gong)率。但(dan)封(feng)裝(zhuang)(zhuang)成本(ben)比塑料QFP高3～5倍(bei)。引(yin)(yin)腳中(zhong)心距(ju)有1.27mm、0.8mm、0.65mm、0.5mm、0.4mm等(deng)(deng)多種(zhong)規格。引(yin)(yin)腳數從32到368。

帶引(yin)腳(jiao)的(de)(de)陶瓷芯片載體，表面(mian)貼裝(zhuang)(zhuang)型封(feng)(feng)裝(zhuang)(zhuang)之一(yi)，引(yin)腳(jiao)從(cong)封(feng)(feng)裝(zhuang)(zhuang)的(de)(de)四個(ge)側(ce)面(mian)引(yin)出，呈丁字形。帶有(you)窗口的(de)(de)用于封(feng)(feng)裝(zhuang)(zhuang)紫(zi)外線擦除型EPROM以及帶有(you)EPROM的(de)(de)微機電路等(deng)。此封(feng)(feng)裝(zhuang)(zhuang)也稱為(wei)QFJ、QFJ－G(見QFJ)。

6、COB

(chip on board)

板(ban)上芯(xin)(xin)(xin)(xin)片(pian)封裝(zhuang)，是裸(luo)芯(xin)(xin)(xin)(xin)片(pian)貼(tie)裝(zhuang)技(ji)術之一，半導體芯(xin)(xin)(xin)(xin)片(pian)交接貼(tie)裝(zhuang)在印刷線(xian)(xian)路板(ban)上，芯(xin)(xin)(xin)(xin)片(pian)與(yu)基(ji)板(ban)的電氣連接用引(yin)線(xian)(xian)縫(feng)合方(fang)法實(shi)現，芯(xin)(xin)(xin)(xin)片(pian)與(yu)基(ji)板(ban)的電氣連接用引(yin)線(xian)(xian)縫(feng)合方(fang)法實(shi)現，并用樹脂覆蓋以確(que)保(bao)可靠(kao)性(xing)。雖然COB是最簡單的裸(luo)芯(xin)(xin)(xin)(xin)片(pian)貼(tie)裝(zhuang)技(ji)術，但(dan)它的封裝(zhuang)密(mi)度遠(yuan)不(bu)如TAB和倒片(pian)焊(han)技(ji)術。

7、DFP

(dual flat package)

雙側引腳扁平封裝。是(shi)SOP的別稱(見SOP)。以前曾(ceng)有此稱法，80年代后期已基本上不用。

8、DIC

(dual in-line ceramic package)

陶瓷DIP(含(han)玻(bo)璃(li)密封)的別(bie)稱(見(jian)DIP).

9、DIL

(dual in-line)

DIP 的別稱(見DIP)。歐洲半導體廠(chang)家(jia)多用此名稱。

10、DIP

(dual in-line package)

雙列直(zhi)插(cha)(cha)式(shi)封(feng)裝(zhuang)。插(cha)(cha)裝(zhuang)型封(feng)裝(zhuang)之(zhi)一，引(yin)腳(jiao)從(cong)封(feng)裝(zhuang)兩(liang)側引(yin)出，封(feng)裝(zhuang)材料有塑料和陶瓷兩(liang)種。DIP是(shi)最(zui)普及的插(cha)(cha)裝(zhuang)型封(feng)裝(zhuang)，應用范(fan)圍包括標(biao)準(zhun)邏輯IC，存貯(zhu)器LSI，微機電路等。引(yin)腳(jiao)中(zhong)心(xin)距(ju)2.54mm，引(yin)腳(jiao)數從(cong)6到64。封(feng)裝(zhuang)寬度通常(chang)為(wei)15.2mm。有的把寬度為(wei)7.52mm 和10.16mm 的封(feng)裝(zhuang)分(fen)別(bie)稱(cheng)為(wei)skinny DIP 和slim DIP(窄體型DIP)。但多數情況下并不加(jia)區分(fen)，只簡單地統(tong)稱(cheng)為(wei)DIP。另外(wai)，用低熔點玻璃密封(feng)的陶瓷DIP也稱(cheng)為(wei)cerdip(見cerdip)。

11、DSO

(dual small out-lint)

雙側引腳小(xiao)外形封(feng)裝。SOP的(de)別稱(見SOP)。部分(fen)半導體廠家采用(yong)此名稱。

12、DICP

(dual tape carrier package)

雙(shuang)側引腳(jiao)帶載封(feng)裝(zhuang)(zhuang)(zhuang)。TCP(帶載封(feng)裝(zhuang)(zhuang)(zhuang))之一。引腳(jiao)制作在絕緣帶上并(bing)從封(feng)裝(zhuang)(zhuang)(zhuang)兩側引出(chu)。由(you)于利用(yong)的(de)是(shi)TAB(自動(dong)帶載焊接)技(ji)術(shu)，封(feng)裝(zhuang)(zhuang)(zhuang)外形(xing)非常薄。常用(yong)于液(ye)晶顯示驅動(dong)LSI，但(dan)多(duo)數為(wei)定制品。另外，0.5mm厚的(de)存儲(chu)器LSI簿形(xing)封(feng)裝(zhuang)(zhuang)(zhuang)正處于開發階(jie)段。在日本(ben)，按照EIAJ(日本(ben)電(dian)子(zi)機 械(xie)工(gong) 業)會(hui)標(biao)準規定，將(jiang)DICP 命(ming)名(ming)為(wei)DTP。

13、DIP

(dual tape carrier package)

同上。日本(ben)電子機械工業會(hui)標準(zhun)對(dui)DTCP 的命名(ming)(見(jian)DTCP)。

14、FP

(flat package)

扁平封裝。表面貼裝型封裝之一。QFP或(huo)SOP(見QFP和SOP)的(de)別稱(cheng)。部(bu)分半導體廠(chang)家采(cai)用(yong)此(ci)名稱(cheng)。

15、flip-chip

倒焊芯(xin)(xin)片(pian)。裸芯(xin)(xin)片(pian)封(feng)裝(zhuang)技術之一，在LSI芯(xin)(xin)片(pian)的(de)(de)電(dian)極區(qu)制作好(hao)金屬凸(tu)點，然后把金屬凸(tu)點與印刷基(ji)板(ban)上的(de)(de)電(dian)極區(qu)進(jin)行壓焊連(lian)接。封(feng)裝(zhuang)的(de)(de)占有(you)面積基(ji)本上與芯(xin)(xin)片(pian)尺寸相(xiang)同(tong)。是所(suo)有(you)封(feng)裝(zhuang)技術中體積最小、最薄的(de)(de)一種。但如果基(ji)板(ban)的(de)(de)熱(re)膨脹系數(shu)與LSI芯(xin)(xin)片(pian)不(bu)同(tong)，就會在接合處(chu)產生反應(ying)，從(cong)而(er)影響連(lian)接的(de)(de)可靠性。因此必須(xu)用(yong)樹脂(zhi)來加(jia)固LSI芯(xin)(xin)片(pian)，并使用(yong)熱(re)膨脹系數(shu)基(ji)本相(xiang)同(tong)的(de)(de)基(ji)板(ban)材料。

16、FQFP

(fine pitch quad flat package)

小引腳中(zhong)心距QFP。通常(chang)指引腳中(zhong)心距小于(yu)0.65mm的QFP(見QFP)。部分(fen)導導體廠家采用此名稱。

17、CPAC

(globe top pad array carrier)

美(mei)國Motorola 公(gong)司(si)對BGA 的(de)別稱(見BGA)。

18、CQFP

(quad fiat package with guard ring)

帶保(bao)護(hu)(hu)環的四側引(yin)(yin)腳(jiao)扁平封裝。塑料QFP之一，引(yin)(yin)腳(jiao)用樹脂保(bao)護(hu)(hu)環掩蔽，以防止彎曲變形。在(zai)把LSI組裝在(zai)印刷基板上之前，從保(bao)護(hu)(hu)環處切斷引(yin)(yin)腳(jiao)并使(shi)其(qi)成(cheng)為海鷗(ou)翼狀(L形狀)。這(zhe)種封裝在(zai)美(mei)國Motorola公司已批量生產。引(yin)(yin)腳(jiao)中心(xin)距0.5mm，引(yin)(yin)腳(jiao)數最多為208左右(you)。

19、H-

(with heat sink)

表示帶散(san)熱器的標記。例(li)如，HSOP表示帶散(san)熱器的SOP。

20、pin grid array

(surface mount type)

表面貼裝(zhuang)(zhuang)(zhuang)型(xing)(xing)PGA。通常PGA為插裝(zhuang)(zhuang)(zhuang)型(xing)(xing)封(feng)裝(zhuang)(zhuang)(zhuang)，引(yin)(yin)腳(jiao)長(chang)約3.4mm。表面貼裝(zhuang)(zhuang)(zhuang)型(xing)(xing)PGA在封(feng)裝(zhuang)(zhuang)(zhuang)的(de)底面有(you)陳列狀的(de)引(yin)(yin)腳(jiao)，其(qi)長(chang)度從1.5mm到(dao)2.0mm。貼裝(zhuang)(zhuang)(zhuang)采用(yong)與印刷基(ji)(ji)(ji)板(ban)碰焊的(de)方法，因而(er)也稱為碰焊PGA。因為引(yin)(yin)腳(jiao)中心距只有(you)1.27mm，比插裝(zhuang)(zhuang)(zhuang)型(xing)(xing)PGA小一半(ban)，所以(yi)封(feng)裝(zhuang)(zhuang)(zhuang)本體可制(zhi)作(zuo)得不怎么大(da)，而(er)引(yin)(yin)腳(jiao)數比插裝(zhuang)(zhuang)(zhuang)型(xing)(xing)多(250～528)，是大(da)規模邏輯LSI用(yong)的(de)封(feng)裝(zhuang)(zhuang)(zhuang)。封(feng)裝(zhuang)(zhuang)(zhuang)的(de)基(ji)(ji)(ji)材有(you)多層陶瓷基(ji)(ji)(ji)板(ban)和玻(bo)璃(li)環氧樹(shu)脂印刷基(ji)(ji)(ji)數。以(yi)多層陶瓷基(ji)(ji)(ji)材制(zhi)作(zuo)封(feng)裝(zhuang)(zhuang)(zhuang)已經實用(yong)化。

21、JLCC

(J-leaded chip carrier)

J形引(yin)腳芯片(pian)載體。指(zhi)帶(dai)(dai)窗口(kou)(kou)CLCC和(he)帶(dai)(dai)窗口(kou)(kou)的(de)(de)陶瓷(ci)QFJ的(de)(de)別稱(見CLCC和(he)QFJ)。部分半導體廠家采用(yong)的(de)(de)名(ming)稱。

22、LCC

(Leadless chip carrier)

無引腳芯片載體。指陶瓷(ci)基板的四個側面(mian)只(zhi)有電極接(jie)觸而無引腳的表面(mian)貼裝型(xing)封(feng)裝。是高速和高頻IC用封(feng)裝，也稱(cheng)為陶瓷(ci)QFN或QFN－C(見QFN)。

23、LGA

(land grid array)

觸點(dian)陳列(lie)封裝(zhuang)(zhuang)。即(ji)在底面制作有陣(zhen)列(lie)狀態坦電極觸點(dian)的(de)封裝(zhuang)(zhuang)。裝(zhuang)(zhuang)配時插入插座(zuo)即(ji)可。現已實用(yong)的(de)有227觸點(dian)(1.27mm中(zhong)心距)和447觸點(dian)(2.54mm中(zhong)心距)的(de)陶瓷(ci)LGA，應(ying)用(yong)于高速邏輯LSI電路。LGA與QFP相比，能夠以(yi)比較小的(de)封裝(zhuang)(zhuang)容納(na)更多的(de)輸入輸出(chu)引(yin)腳。另外，由(you)于引(yin)線(xian)的(de)阻(zu)抗小，對于高速LSI是很適(shi)用(yong)的(de)。但由(you)于插座(zuo)制作復(fu)雜，成本高，90年代(dai)基(ji)本上不怎么(me)使用(yong)。預計今后對其需求會有所增加。

24、LOC

(lead on chip)

芯片上(shang)引線封(feng)裝(zhuang)。LSI封(feng)裝(zhuang)技(ji)術之一，引線框架的前端處于芯片上(shang)方的一種結構，芯片的中心附(fu)近制(zhi)作有凸焊點，用引線縫合(he)進行電氣(qi)連接。與(yu)原(yuan)來(lai)把引線框架布置在(zai)芯片側面(mian)附(fu)近的結構相比，在(zai)相同大小的封(feng)裝(zhuang)中容納的芯片達(da)1mm左右寬度。

25、LQFP

(low profile quad flat package)

薄型QFP。指封裝本(ben)體厚度為(wei)1.4mm的(de)QFP，是日本(ben)電子機(ji)械工業會根據制定的(de)新QFP外形規格所用的(de)名稱(cheng)。

26、L－QUAD

陶瓷(ci)QFP之(zhi)一。封裝基(ji)(ji)板用(yong)(yong)氮化鋁(lv)，基(ji)(ji)導熱率比(bi)氧化鋁(lv)高7～8倍，具有(you)較好的(de)散熱性。封裝的(de)框(kuang)架用(yong)(yong)氧化鋁(lv)，芯(xin)片用(yong)(yong)灌(guan)封法密(mi)封，從而(er)抑(yi)制了(le)成本。是為邏輯(ji)LSI開(kai)發的(de)一種封裝，在(zai)自然空冷條件(jian)下可容許W3的(de)功率。現已開(kai)發出了(le)208引腳(0.5mm中(zhong)(zhong)心距)和160引腳(0.65mm中(zhong)(zhong)心距)的(de)LSI邏輯(ji)用(yong)(yong)封裝，并于1993年10月開(kai)始投入批(pi)量(liang)生產。

27、MCM

(multi-chip module)

多(duo)(duo)(duo)芯片組(zu)件。將(jiang)多(duo)(duo)(duo)塊半導體裸芯片組(zu)裝(zhuang)在一塊布(bu)線(xian)(xian)基(ji)板上(shang)的(de)一種封(feng)裝(zhuang)。根(gen)據基(ji)板材料可分為(wei)MCM－L，MCM－C和(he)MCM－D三大類。MCM－L是(shi)使(shi)用(yong)通常的(de)玻璃(li)環(huan)氧樹脂多(duo)(duo)(duo)層印刷基(ji)板的(de)組(zu)件。布(bu)線(xian)(xian)密度不怎么高，成本較低。MCM－C是(shi)用(yong)厚膜技術形成多(duo)(duo)(duo)層布(bu)線(xian)(xian)，以(yi)陶(tao)瓷(ci)(ci)(氧化鋁或玻璃(li)陶(tao)瓷(ci)(ci))作為(wei)基(ji)板的(de)組(zu)件，與使(shi)用(yong)多(duo)(duo)(duo)層陶(tao)瓷(ci)(ci)基(ji)板的(de)厚膜混合IC類似。兩者無明顯差別。布(bu)線(xian)(xian)密度高于MCM－L。

MCM－D是用薄膜技術形成多層布線，以陶瓷(氧化(hua)鋁(lv)或氮化(hua)鋁(lv))或Si、Al作(zuo)為基板的組件(jian)。布線密謀在三(san)種(zhong)組件(jian)中是最高的，但(dan)成本也(ye)高。

28、MFP

(mini flat package)

小(xiao)形(xing)扁平封裝(zhuang)。塑料SOP或SSOP的(de)別(bie)稱(見SOP和(he)SSOP)。部分半導體廠家采用(yong)的(de)名稱。

29、MQFP

(metric quad flat package)

按照JEDEC(美(mei)國聯合電子(zi)設備(bei)委員會)標準(zhun)對(dui)QFP進行的一種分類。指引腳中心距為(wei)0.65mm、本體厚度為(wei)3.8mm～2.0mm的標準(zhun)QFP(見QFP)。

30、MQUAD

(metal quad)

美(mei)國Olin公(gong)司(si)開發的一種QFP封(feng)裝。基板與封(feng)蓋均(jun)采(cai)用鋁(lv)材，用粘合劑密封(feng)。在自然空冷條件下可容許2.5W～2.8W的功率。日本(ben)新光電氣工業公(gong)司(si)于1993年獲得特(te)許開始(shi)生產。

31、MSP

(mini square package)

QFI 的別稱(見QFI)，在(zai)開發初期多稱為MSP。QFI是日本電子機(ji)械工業(ye)會規定的名稱。

34、OPMAC(over molded pad array carrier)

模(mo)壓樹脂(zhi)密封凸點陳列載體(ti)。美國Motorola公司對模(mo)壓樹脂(zhi)密封BGA采用的(de)名稱(見BGA)。

32、P－

(plastic)

表(biao)示塑料(liao)封(feng)裝的記號(hao)。如(ru)PDIP表(biao)示塑料(liao)DIP。

33、PAC

(pad array carrier)

凸點陳列載體(ti)，BGA的別稱(cheng)(見BGA)。

34、PCLP

(printed circuit board leadless package)

印(yin)刷電路板無引線封裝。日本富士通公司對塑(su)料QFN(塑(su)料LCC)采用(yong)的名稱(見QFN)。引

腳中心距有0.55mm和(he)0.4mm兩種規格。

35、PFPF

(plastic flat package)

塑料扁(bian)平封裝(zhuang)。塑料QFP的別稱(cheng)(見QFP)。部分(fen)LSI廠家采用的名稱(cheng)。

36、PGA

(pin grid array)

陳列引腳封(feng)裝(zhuang)(zhuang)(zhuang)。插裝(zhuang)(zhuang)(zhuang)型(xing)封(feng)裝(zhuang)(zhuang)(zhuang)之一，其(qi)底面(mian)的(de)垂直引腳呈陳列狀排列。封(feng)裝(zhuang)(zhuang)(zhuang)基材基本上都(dou)采(cai)用(yong)多(duo)層陶瓷(ci)基板(ban)。在未專(zhuan)門(men)表(biao)示(shi)出(chu)材料名稱的(de)情況下，多(duo)數(shu)(shu)為(wei)(wei)陶瓷(ci)PGA，用(yong)于高(gao)速大(da)規(gui)模邏輯(ji)LSI電路。成本較高(gao)。引腳中心距通(tong)常為(wei)(wei)2.54mm，引腳數(shu)(shu)從64 到(dao)447左右。了為(wei)(wei)降低成本，封(feng)裝(zhuang)(zhuang)(zhuang)基材可用(yong)玻(bo)璃環氧樹(shu)脂印(yin)刷基板(ban)代替。也有64～256引腳的(de)塑(su)料PGA。另外(wai)，還有一種引腳中心距為(wei)(wei)1.27mm的(de)短引腳表(biao)面(mian)貼裝(zhuang)(zhuang)(zhuang)型(xing)PGA(碰焊PGA)。(見表(biao)面(mian)貼裝(zhuang)(zhuang)(zhuang)型(xing)PGA)。

37、piggy back

馱載封裝。指配(pei)有插座的陶瓷封裝，形關與DIP、QFP、QFN相似。在開發帶有微(wei)機(ji)的設備時(shi)用于評價程序確認操作(zuo)。例如，將EPROM插入插座進行調試(shi)。這種封裝基(ji)本(ben)上(shang)(shang)都是定制(zhi)品，市場(chang)上(shang)(shang)不怎(zen)么流(liu)通。

38、PLCC

(plastic leaded chip carrier)

帶(dai)引(yin)(yin)(yin)線的(de)(de)塑(su)(su)料(liao)芯片載體。表面貼裝(zhuang)(zhuang)型封(feng)(feng)裝(zhuang)(zhuang)之一。引(yin)(yin)(yin)腳(jiao)(jiao)從(cong)封(feng)(feng)裝(zhuang)(zhuang)的(de)(de)四(si)個側(ce)面引(yin)(yin)(yin)出，呈丁字形(xing)(xing)，是塑(su)(su)料(liao)制品。美國德克薩斯儀器(qi)公司首先在(zai)64k位DRAM和256kDRAM中(zhong)采用(yong)(yong)，90年(nian)(nian)代已(yi)經普及(ji)用(yong)(yong)于邏輯(ji)LSI、DLD(或(huo)程(cheng)邏輯(ji)器(qi)件電(dian)路(lu)。引(yin)(yin)(yin)腳(jiao)(jiao)中(zhong)心距1.27mm，引(yin)(yin)(yin)腳(jiao)(jiao)數從(cong)18到(dao)84。J形(xing)(xing)引(yin)(yin)(yin)腳(jiao)(jiao)不易(yi)變形(xing)(xing)，比QFP容(rong)易(yi)操作，但(dan)焊接后的(de)(de)外觀檢(jian)查較為(wei)困難。PLCC與LCC(也稱QFN)相(xiang)似。以前，兩者的(de)(de)區別僅(jin)在(zai)于前者用(yong)(yong)塑(su)(su)料(liao)，后者用(yong)(yong)陶瓷。但(dan)現在(zai)已(yi)經出現用(yong)(yong)陶瓷制作的(de)(de)J形(xing)(xing)引(yin)(yin)(yin)腳(jiao)(jiao)封(feng)(feng)裝(zhuang)(zhuang)和用(yong)(yong)塑(su)(su)料(liao)制作的(de)(de)無引(yin)(yin)(yin)腳(jiao)(jiao)封(feng)(feng)裝(zhuang)(zhuang)(標記為(wei)塑(su)(su)料(liao)LCC、PCLP、P－LCC等)，已(yi)經無法分辨。為(wei)此(ci)，日本電(dian)子機械工業會(hui)于1988年(nian)(nian)決定，把從(cong)四(si)側(ce)引(yin)(yin)(yin)出J形(xing)(xing)引(yin)(yin)(yin)腳(jiao)(jiao)的(de)(de)封(feng)(feng)裝(zhuang)(zhuang)稱為(wei)QFJ，把在(zai)四(si)側(ce)帶(dai)有電(dian)極凸點的(de)(de)封(feng)(feng)裝(zhuang)(zhuang)稱為(wei)QFN(見QFJ和QFN)。

39、P－LCC

(plastic teadless chip carrier)(plastic leaded chip currier)

有時(shi)候是(shi)塑(su)料(liao)QFJ的別稱，有時(shi)候是(shi)QFN(塑(su)料(liao)LCC)的別稱(見QFJ和QFN)。部分(fen)

LSI廠家用PLCC表(biao)示帶引(yin)線封裝(zhuang)，用P－LCC表(biao)示無引(yin)線封裝(zhuang)，以示區別。

40、QFH

(quad flat high package)

四側引腳厚(hou)體(ti)(ti)扁平封裝(zhuang)。塑料QFP的一種，為了防止封裝(zhuang)本(ben)體(ti)(ti)斷(duan)裂，QFP本(ben)體(ti)(ti)制作得較厚(hou)(見QFP)。部分半導(dao)體(ti)(ti)廠(chang)家采用(yong)的名稱。

41、QFI

(quadflatI-leadedpackgac)

四側I形引(yin)(yin)(yin)腳(jiao)扁平(ping)封裝(zhuang)(zhuang)。表面貼(tie)(tie)裝(zhuang)(zhuang)型封裝(zhuang)(zhuang)之一。引(yin)(yin)(yin)腳(jiao)從(cong)封裝(zhuang)(zhuang)四個側面引(yin)(yin)(yin)出，向下(xia)呈I字。也稱為MSP(見MSP)。貼(tie)(tie)裝(zhuang)(zhuang)與印(yin)刷基板進行碰焊(han)連接(jie)。由于引(yin)(yin)(yin)腳(jiao)無突出部分，貼(tie)(tie)裝(zhuang)(zhuang)占有面積小(xiao)于QFP。日(ri)立(li)制作所為視頻模(mo)擬IC開發并(bing)使用了這種封裝(zhuang)(zhuang)。此(ci)外，日(ri)本的Motorola公司的PLLIC也采用了此(ci)種封裝(zhuang)(zhuang)。引(yin)(yin)(yin)腳(jiao)中心距1.27mm，引(yin)(yin)(yin)腳(jiao)數(shu)從(cong)18于68。

42、QFJ

(quadflatJ-leadedpackage)

四側(ce)J形(xing)引(yin)腳扁平(ping)封裝(zhuang)(zhuang)。表(biao)面貼裝(zhuang)(zhuang)封裝(zhuang)(zhuang)之一。引(yin)腳從(cong)封裝(zhuang)(zhuang)四個側(ce)面引(yin)出，向下呈J字形(xing)。是日本電子機械工(gong)業會規定的名(ming)稱。引(yin)腳中心距1.27mm。

材料有塑料和(he)陶(tao)瓷兩種。塑料QFJ多數(shu)情況稱為(wei)PLCC(見(jian)PLCC)，用于微機、門陳列、DRAM、ASSP、OTP等電路。引腳數(shu)從18至84。

陶(tao)瓷QFJ也稱為(wei)CLCC、JLCC(見(jian)CLCC)。帶窗口的封(feng)裝用(yong)于(yu)紫外線擦(ca)除型EPROM以及(ji)帶有EPROM的微機芯片電路。引腳數從32至(zhi)84。

43、QFN

(quadflatnon-leadedpackage)

集成電路

集成電路

四側(ce)無(wu)引(yin)腳扁平封(feng)裝(zhuang)。表面貼裝(zhuang)型封(feng)裝(zhuang)之(zhi)一。90年代(dai)后(hou)期多稱為LCC。QFN是(shi)日本(ben)電(dian)子機械工業會規定(ding)的名稱。封(feng)裝(zhuang)四側(ce)配置(zhi)有電(dian)極(ji)觸點(dian)，由(you)于(yu)無(wu)引(yin)腳，貼裝(zhuang)占有面積比QFP小，高度比QFP低。但是(shi)，當(dang)印(yin)刷基(ji)板與封(feng)裝(zhuang)之(zhi)間產生應(ying)力時，在電(dian)極(ji)接觸處(chu)就不能得到緩解。因此電(dian)極(ji)觸點(dian)難(nan)于(yu)作到QFP的引(yin)腳那樣多，一般從14到100左右。材料(liao)有陶(tao)瓷和塑料(liao)兩(liang)種(zhong)。當(dang)有LCC標記時基(ji)本(ben)上(shang)都是(shi)陶(tao)瓷QFN。電(dian)極(ji)觸點(dian)中心距(ju)1.27mm。

塑料(liao)(liao)QFN是(shi)以玻璃環(huan)氧(yang)樹脂印(yin)刷(shua)基(ji)板基(ji)材(cai)的一種(zhong)低成本封(feng)裝。電極觸點(dian)中心距除1.27mm外，還有0.65mm和(he)0.5mm兩(liang)種(zhong)。這種(zhong)封(feng)裝也稱為塑料(liao)(liao)LCC、PCLC、P－LCC等。

44、QFP

(quadflatpackage)

四側(ce)(ce)引腳扁平(ping)封裝(zhuang)(zhuang)。表面貼裝(zhuang)(zhuang)型封裝(zhuang)(zhuang)之一(yi)，引腳從四個側(ce)(ce)面引出呈海(hai)鷗翼(L)型。基材有陶瓷、金(jin)屬和塑(su)料(liao)(liao)三種。從數(shu)量上看(kan)，塑(su)料(liao)(liao)封裝(zhuang)(zhuang)占絕大部分。當沒(mei)有特別(bie)表示出材料(liao)(liao)時，多(duo)(duo)數(shu)情(qing)況為(wei)塑(su)料(liao)(liao)QFP。塑(su)料(liao)(liao)QFP是最(zui)普及的(de)多(duo)(duo)引腳LSI封裝(zhuang)(zhuang)。不僅用于微處(chu)理(li)器，門陳列等(deng)(deng)數(shu)字邏輯LSI電路，而(er)且也用于VTR信(xin)號(hao)處(chu)理(li)、音響信(xin)號(hao)處(chu)理(li)等(deng)(deng)模擬LSI電路。引腳中(zhong)心距有1.0mm、0.8mm、0.65mm、0.5mm、0.4mm、0.3mm等(deng)(deng)多(duo)(duo)種規格。0.65mm中(zhong)心距規格中(zhong)最(zui)多(duo)(duo)引腳數(shu)為(wei)304。

日本將引腳中心(xin)距小于0.65mm的QFP稱為(wei)QFP(FP)。但2000年后(hou)日本電子機械工業會對QFP的外形規格進行了重新評價(jia)。在引腳中心(xin)距上(shang)不加(jia)區別(bie)，而是(shi)根據(ju)封裝本體厚(hou)(hou)度分為(wei)QFP(2.0mm～3.6mm厚(hou)(hou))、LQFP(1.4mm厚(hou)(hou))和TQFP(1.0mm厚(hou)(hou))三種(zhong)。

另(ling)外，有(you)(you)的(de)(de)(de)LSI廠家把引(yin)(yin)(yin)腳(jiao)(jiao)中心距為(wei)(wei)(wei)0.5mm的(de)(de)(de)QFP專門稱為(wei)(wei)(wei)收縮型QFP或SQFP、VQFP。但有(you)(you)的(de)(de)(de)廠家把引(yin)(yin)(yin)腳(jiao)(jiao)中心距為(wei)(wei)(wei)0.65mm及(ji)0.4mm的(de)(de)(de)QFP也(ye)稱為(wei)(wei)(wei)SQFP，至使名稱稍有(you)(you)一些混亂。QFP的(de)(de)(de)缺點(dian)是(shi)，當引(yin)(yin)(yin)腳(jiao)(jiao)中心距小于0.65mm時(shi)，引(yin)(yin)(yin)腳(jiao)(jiao)容易彎(wan)曲。為(wei)(wei)(wei)了防止引(yin)(yin)(yin)腳(jiao)(jiao)變形，現(xian)已出(chu)現(xian)了幾種(zhong)改進的(de)(de)(de)QFP品種(zhong)。如封裝(zhuang)(zhuang)的(de)(de)(de)四個角帶有(you)(you)樹指緩沖墊的(de)(de)(de)BQFP(見(jian)(jian)(jian)BQFP)；帶樹脂保(bao)護環覆蓋引(yin)(yin)(yin)腳(jiao)(jiao)前端的(de)(de)(de)GQFP(見(jian)(jian)(jian)GQFP)；在(zai)(zai)封裝(zhuang)(zhuang)本(ben)體里設(she)置(zhi)測試凸點(dian)、放在(zai)(zai)防止引(yin)(yin)(yin)腳(jiao)(jiao)變形的(de)(de)(de)專用(yong)夾具里就(jiu)可進行測試的(de)(de)(de)TPQFP(見(jian)(jian)(jian)TPQFP)。在(zai)(zai)邏輯LSI方面，不少(shao)開發品和高可靠品都封裝(zhuang)(zhuang)在(zai)(zai)多(duo)層(ceng)陶(tao)瓷QFP里。引(yin)(yin)(yin)腳(jiao)(jiao)中心距最(zui)小為(wei)(wei)(wei)0.4mm、引(yin)(yin)(yin)腳(jiao)(jiao)數最(zui)多(duo)為(wei)(wei)(wei)348的(de)(de)(de)產(chan)品也(ye)已問世。此外，也(ye)有(you)(you)用(yong)玻(bo)璃密封的(de)(de)(de)陶(tao)瓷QFP(見(jian)(jian)(jian)Gerqad)。

45、QFP

(FP)(QFPfinepitch)

小中心距QFP。日本電子機械(xie)工業會(hui)標(biao)準所規定的名稱。指引腳中心距為0.55mm、0.4mm、0.3mm等小于0.65mm的QFP(見(jian)QFP)。

46、QIC

(quadin-lineceramicpackage)

陶瓷QFP的別(bie)稱。部分半導體廠家采用的名稱(見QFP、Cerquad)。

47、QIP

(quadin-lineplasticpackage)

塑料QFP的(de)別稱。部分半導(dao)體廠家采用的(de)名(ming)稱(見QFP)。

48、QTCP

(quadtapecarrierpackage)

四側引腳帶(dai)載封(feng)裝(zhuang)。TCP封(feng)裝(zhuang)之一，在絕緣(yuan)帶(dai)上(shang)形(xing)成引腳并從封(feng)裝(zhuang)四個側面引出。是利用TAB技術的薄型封(feng)裝(zhuang)(見(jian)TAB、TCP)。

49、QTP

(quadtapecarrierpackage)

四側引腳帶(dai)載封裝。日(ri)本(ben)電子(zi)機(ji)械(xie)工業(ye)會于1993年4月(yue)對QTCP所制定的外(wai)形規格所用的名稱(見TCP)。

50、QUIL

(quadin-line)

QUIP的別稱(見QUIP)。

51、QUIP

(quadin-linepackage)

四列(lie)引(yin)腳(jiao)直插式封(feng)(feng)裝(zhuang)。引(yin)腳(jiao)從(cong)封(feng)(feng)裝(zhuang)兩個側面引(yin)出，每隔一(yi)根交錯向下彎曲成四列(lie)。引(yin)腳(jiao)中(zhong)心距1.27mm，當插入印刷(shua)基板(ban)時，插入中(zhong)心距就變成2.5mm。因此可(ke)用于標(biao)準印刷(shua)線(xian)路板(ban)。是(shi)比(bi)標(biao)準DIP更小的(de)一(yi)種(zhong)(zhong)封(feng)(feng)裝(zhuang)。日本電氣(qi)公司(si)在臺(tai)式計算機和家電產品等的(de)微(wei)機芯片中(zhong)采用了些種(zhong)(zhong)封(feng)(feng)裝(zhuang)。材料有陶瓷(ci)和塑料兩種(zhong)(zhong)。引(yin)腳(jiao)數64。

52、SDIP

(shrinkdualin-linepackage)

收縮型(xing)DIP。插裝型(xing)封裝之一，形狀與DIP相同，但引腳中心(xin)距(ju)(1.778mm)小于DIP(2.54mm)，

因而得此稱呼。引腳數從14到90。也有稱為SH－DIP的(de)。材料有陶(tao)瓷和塑料兩種。

53、SH－DIP

(shrinkdualin-linepackage)

同SDIP。部分半導體(ti)廠(chang)家采用的名稱。

54、SIL

(singlein-line)

SIP的別稱(見(jian)SIP)。歐洲半導體廠家多采用SIL這個(ge)名稱。

55、SIMM

(singlein-linememorymodule)

單(dan)(dan)列存貯器組(zu)件。只在印(yin)刷基板(ban)的(de)(de)(de)(de)(de)一個側面附近配有電(dian)極的(de)(de)(de)(de)(de)存貯器組(zu)件。通常指插入插座(zuo)的(de)(de)(de)(de)(de)組(zu)件。標準SIMM有中心距為2.54mm的(de)(de)(de)(de)(de)30電(dian)極和中心距為1.27mm的(de)(de)(de)(de)(de)72電(dian)極兩種(zhong)規格。在印(yin)刷基板(ban)的(de)(de)(de)(de)(de)單(dan)(dan)面或雙(shuang)面裝(zhuang)有用SOJ封裝(zhuang)的(de)(de)(de)(de)(de)1兆位及4兆位DRAM的(de)(de)(de)(de)(de)SIMM已(yi)經在個人計算機、工作(zuo)站等(deng)設備中獲得廣泛應(ying)用。至少有30～40%的(de)(de)(de)(de)(de)DRAM都裝(zhuang)配在SIMM里。

56、SIP

(singlein-linepackage)

單列直(zhi)插式封(feng)(feng)(feng)裝(zhuang)。引腳從封(feng)(feng)(feng)裝(zhuang)一個側面引出，排列成一條(tiao)直(zhi)線。當(dang)裝(zhuang)配到印刷基(ji)板上時封(feng)(feng)(feng)裝(zhuang)呈(cheng)側立狀。引腳中心距通常(chang)為2.54mm，引腳數從2至23，多數為定制產品(pin)。封(feng)(feng)(feng)裝(zhuang)的形狀各異。也有的把形狀與ZIP相同的封(feng)(feng)(feng)裝(zhuang)稱為SIP。

57、SK－DIP

(skinnydualin-linepackage)

DIP的一(yi)種。指寬度為7.62mm、引腳中心距為2.54mm的窄體DIP。通(tong)常統(tong)稱為DIP(見DIP)。

58、SL－DIP

(slimdualin-linepackage)

DIP的(de)(de)一種。指寬度為(wei)10.16mm，引(yin)腳中(zhong)心(xin)距為(wei)2.54mm的(de)(de)窄體DIP。通(tong)常統(tong)稱為(wei)DIP。

59、SMD

(surfacemountdevices)

表面貼(tie)裝器(qi)件。偶而，有的半導體(ti)廠(chang)家把SOP歸為SMD(見SOP)。

SOP的別(bie)稱。世界(jie)上很多半(ban)導體廠家都采用此(ci)別(bie)稱。(見SOP)。

60、SOI

(smallout-lineI-leadedpackage)

I形引(yin)腳(jiao)小(xiao)(xiao)外型封(feng)(feng)(feng)裝。表(biao)面貼(tie)裝型封(feng)(feng)(feng)裝之(zhi)一(yi)。引(yin)腳(jiao)從封(feng)(feng)(feng)裝雙側引(yin)出向下呈I字形，中心距(ju)1.27mm。貼(tie)裝占有面積小(xiao)(xiao)于SOP。日(ri)立公司(si)在模擬IC(電機驅(qu)動用(yong)IC)中采(cai)用(yong)了此封(feng)(feng)(feng)裝。引(yin)腳(jiao)數26。

61、SOIC

(smallout-lineintegratedcircuit)

SOP的別稱(見SOP)。國外有許多半導體廠(chang)家采用此名(ming)稱。

62、SOJ

(SmallOut-LineJ-LeadedPackage)

J形引(yin)腳小外型封裝。表面貼裝型封裝之一。引(yin)腳從(cong)(cong)封裝兩側(ce)引(yin)出向下呈J字形，故此得(de)名。通常為塑(su)料(liao)制品，多數用(yong)于DRAM和SRAM等存儲器LSI電路，但(dan)絕大(da)部分是(shi)DRAM。用(yong)SOJ封裝的DRAM器件很多都裝配在SIMM上(shang)。引(yin)腳中心距1.27mm，引(yin)腳數從(cong)(cong)20至40(見SIMM)。

63、SQL

(SmallOut-LineL-leadedpackage)

按照JEDEC(美國聯合電子(zi)設備工程委員會(hui))標準對SOP所(suo)采用的名稱(見(jian)SOP)。

64、SONF

(SmallOut-LineNon-Fin)

無散熱片的SOP。與通(tong)常的SOP相同。為(wei)了(le)在功率IC封裝中表示無散熱片的區別，有意增(zeng)添了(le)NF(non-fin)標記(ji)。部分半導體(ti)廠家采用的名稱(見SOP)。

65、SOP

(smallOut-Linepackage)

小外形(xing)(xing)封裝(zhuang)。表面貼裝(zhuang)型封裝(zhuang)之一(yi)，引腳從封裝(zhuang)兩側引出呈海鷗翼狀(L字形(xing)(xing))。材料(liao)有塑料(liao)和陶瓷兩種(zhong)。另外也叫SOL和DFP。

SOP除了(le)用(yong)于存儲器(qi)LSI外(wai)，也廣(guang)泛用(yong)于規(gui)模不(bu)太(tai)大的ASSP等電(dian)路。在輸入輸出端子不(bu)超(chao)過10～40的領域，SOP是普及最(zui)廣(guang)的表面貼裝(zhuang)封裝(zhuang)。引腳中心距1.27mm，引腳數從(cong)8～44。

另外，引腳(jiao)中(zhong)心距小于1.27mm的SOP也稱為(wei)SSOP；裝配高度不到1.27mm的SOP也稱為(wei)TSOP(見(jian)SSOP、TSOP)。還有(you)一(yi)種帶有(you)散(san)熱片的SOP。

66、SOW

(SmallOutlinePackage(Wide-Jype))

寬體(ti)(ti)SOP。部分(fen)半(ban)導體(ti)(ti)廠(chang)家采用的名(ming)稱。

制造

從1930年(nian)(nian)代開始，元(yuan)素(su)周期表中的(de)(de)(de)(de)(de)化(hua)學(xue)元(yuan)素(su)中的(de)(de)(de)(de)(de)半導體(ti)被研(yan)究者如貝爾實驗室的(de)(de)(de)(de)(de)WilliamShockley認為是(shi)固態真(zhen)空(kong)管(guan)的(de)(de)(de)(de)(de)最(zui)可(ke)能(neng)的(de)(de)(de)(de)(de)原(yuan)料。從氧化(hua)銅(tong)到鍺(zang)，再到硅(gui)，原(yuan)料在1940到1950年(nian)(nian)代被系(xi)統的(de)(de)(de)(de)(de)研(yan)究。今天，盡(jin)管(guan)元(yuan)素(su)周期表的(de)(de)(de)(de)(de)一些III-V價(jia)化(hua)合(he)物如砷化(hua)鎵應用于特(te)殊用途如：發光(guang)(guang)二極管(guan)，激光(guang)(guang)，太(tai)陽能(neng)電(dian)池(chi)和最(zui)高速(su)集成(cheng)電(dian)路，單晶硅(gui)成(cheng)為集成(cheng)電(dian)路主(zhu)流的(de)(de)(de)(de)(de)基層。創造(zao)無缺陷晶體(ti)的(de)(de)(de)(de)(de)方法(fa)用去了數十年(nian)(nian)的(de)(de)(de)(de)(de)時間。

半導體IC制程，包(bao)括以下步驟，并重(zhong)復使(shi)用(yong)：

黃光(微影)

蝕刻

薄膜

擴散

CMP

使用(yong)(yong)單晶硅晶圓(yuan)（或(huo)III-V族(zu)，如(ru)砷化鎵）用(yong)(yong)作(zuo)基層。然(ran)后(hou)使用(yong)(yong)微影、擴散、CMP等技(ji)術制成MOSFET或(huo)BJT等組件，然(ran)后(hou)利用(yong)(yong)微影、薄膜、和CMP技(ji)術制成導線，如(ru)此(ci)便完成芯(xin)片制作(zuo)。因產品性能需求(qiu)及(ji)成本考量，導線可分為鋁制程和銅制程。

IC由很多重疊的(de)(de)(de)層(ceng)(ceng)(ceng)(ceng)組(zu)成，每層(ceng)(ceng)(ceng)(ceng)由圖像技(ji)術定(ding)(ding)義，通常用(yong)不同的(de)(de)(de)顏(yan)色表示。一(yi)些(xie)(xie)層(ceng)(ceng)(ceng)(ceng)標明在哪里不同的(de)(de)(de)摻雜劑(ji)擴散進基(ji)層(ceng)(ceng)(ceng)(ceng)（成為擴散層(ceng)(ceng)(ceng)(ceng)），一(yi)些(xie)(xie)定(ding)(ding)義哪里額外(wai)的(de)(de)(de)離子灌輸（灌輸層(ceng)(ceng)(ceng)(ceng)），一(yi)些(xie)(xie)定(ding)(ding)義導體(ti)（多晶(jing)硅或金屬(shu)層(ceng)(ceng)(ceng)(ceng)），一(yi)些(xie)(xie)定(ding)(ding)義傳(chuan)導層(ceng)(ceng)(ceng)(ceng)之間的(de)(de)(de)連接（過(guo)孔或接觸(chu)層(ceng)(ceng)(ceng)(ceng)）。所有的(de)(de)(de)組(zu)件由這些(xie)(xie)層(ceng)(ceng)(ceng)(ceng)的(de)(de)(de)特定(ding)(ding)組(zu)合構(gou)成。

在一個(ge)自排列（CMOS）過程中(zhong)，所有(you)門層(ceng)（多晶硅或金屬）穿過擴散層(ceng)的地方形成晶體(ti)管。

電(dian)阻結(jie)構，電(dian)阻結(jie)構的(de)長寬(kuan)比，結(jie)合表面電(dian)阻系數，決定電(dian)阻。

電(dian)容(rong)結構，由于尺寸限制(zhi)，在IC上只能產生很小的(de)電(dian)容(rong)。

更為少見的電(dian)感(gan)結(jie)構，可以制作芯片載電(dian)感(gan)或由回旋器(qi)模擬。

因為(wei)CMOS設備只(zhi)引導電流在邏輯門之間轉換，CMOS設備比(bi)雙級組件(jian)消耗(hao)的電流少很多。

隨機存(cun)(cun)取存(cun)(cun)儲器(qi)(qi)（randomaccessmemory）是最常(chang)見類(lei)型的(de)集成電路，所(suo)以密度(du)最高(gao)的(de)設備(bei)是存(cun)(cun)儲器(qi)(qi)，但(dan)即使是微(wei)處理器(qi)(qi)上(shang)也有存(cun)(cun)儲器(qi)(qi)。盡管結構非常(chang)復雜－幾十年來(lai)芯(xin)片寬度(du)一直減少－但(dan)集成電路的(de)層(ceng)依然比寬度(du)薄(bo)很多。組(zu)件層(ceng)的(de)制作(zuo)非常(chang)像照相(xiang)過(guo)程(cheng)。雖然可見光(guang)譜中的(de)光(guang)波不能(neng)用(yong)來(lai)曝光(guang)組(zu)件層(ceng)，因為他們太(tai)大了。高(gao)頻光(guang)子(zi)（通(tong)常(chang)是紫外線）被用(yong)來(lai)創(chuang)造每層(ceng)的(de)圖(tu)案(an)。因為每個(ge)特征都非常(chang)小，對(dui)于一個(ge)正在調試制造過(guo)程(cheng)的(de)過(guo)程(cheng)工(gong)程(cheng)師(shi)來(lai)說(shuo)，電子(zi)顯(xian)微(wei)鏡是必要(yao)工(gong)具(ju)。

在使用(yong)自動(dong)測(ce)(ce)試(shi)設(she)備(bei)（ATE）包裝(zhuang)前(qian)，每(mei)(mei)個(ge)設(she)備(bei)都要進行測(ce)(ce)試(shi)。測(ce)(ce)試(shi)過程稱(cheng)為(wei)晶(jing)圓(yuan)測(ce)(ce)試(shi)或(huo)(huo)(huo)晶(jing)圓(yuan)探通(tong)(tong)。晶(jing)圓(yuan)被(bei)切割(ge)成矩形(xing)塊(kuai)，每(mei)(mei)個(ge)被(bei)稱(cheng)為(wei)“die”。每(mei)(mei)個(ge)好的(de)die被(bei)焊在“pads”上(shang)的(de)鋁線或(huo)(huo)(huo)金線，連接到(dao)封裝(zhuang)內，pads通(tong)(tong)常在die的(de)邊(bian)上(shang)。封裝(zhuang)之后，設(she)備(bei)在晶(jing)圓(yuan)探通(tong)(tong)中(zhong)使用(yong)的(de)相同或(huo)(huo)(huo)相似的(de)ATE上(shang)進行終檢。測(ce)(ce)試(shi)成本可(ke)以(yi)達到(dao)低成本產品的(de)制造成本的(de)25%，但(dan)是對于低產出，大(da)型(xing)和(he)/或(huo)(huo)(huo)高(gao)成本的(de)設(she)備(bei)，可(ke)以(yi)忽略不(bu)計。

在2005年，一(yi)個制造廠（通常稱(cheng)為半導體工(gong)廠，常簡稱(cheng)fab，指fabricationfacility）建設費用要超過10億美金，因(yin)為大(da)部分操作是自動化的。

發展趨勢

2001年(nian)(nian)(nian)(nian)到(dao)2010年(nian)(nian)(nian)(nian)這10年(nian)(nian)(nian)(nian)間，我國集(ji)成(cheng)(cheng)電路產(chan)(chan)量的(de)年(nian)(nian)(nian)(nian)均增(zeng)長率超(chao)過(guo)25%，集(ji)成(cheng)(cheng)電路銷售額的(de)年(nian)(nian)(nian)(nian)均增(zeng)長率則達到(dao)23%。2010年(nian)(nian)(nian)(nian)國內集(ji)成(cheng)(cheng)電路產(chan)(chan)量達到(dao)640億塊，銷售額超(chao)過(guo)1430億元，分(fen)別是2001年(nian)(nian)(nian)(nian)的(de)10倍(bei)和8倍(bei)。中國集(ji)成(cheng)(cheng)電路產(chan)(chan)業規(gui)模已(yi)經(jing)由2001年(nian)(nian)(nian)(nian)不足世界(jie)集(ji)成(cheng)(cheng)電路產(chan)(chan)業總規(gui)模的(de)2%提高到(dao)2010年(nian)(nian)(nian)(nian)的(de)近9%。中國成(cheng)(cheng)為過(guo)去10年(nian)(nian)(nian)(nian)世界(jie)集(ji)成(cheng)(cheng)電路產(chan)(chan)業發展最快的(de)地區之一。

國(guo)內(nei)(nei)集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)路(lu)(lu)市(shi)(shi)場(chang)規模(mo)(mo)也(ye)由2001年(nian)的(de)(de)(de)(de)(de)1140億元擴(kuo)大(da)到2010年(nian)的(de)(de)(de)(de)(de)7350億元，擴(kuo)大(da)了(le)6.5倍。國(guo)內(nei)(nei)集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)路(lu)(lu)產(chan)業規模(mo)(mo)與市(shi)(shi)場(chang)規模(mo)(mo)之比始終未超(chao)(chao)過(guo)20%。如扣除集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)路(lu)(lu)產(chan)業中(zhong)接受境外委(wei)托代工的(de)(de)(de)(de)(de)銷售(shou)額，則中(zhong)國(guo)集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)路(lu)(lu)市(shi)(shi)場(chang)的(de)(de)(de)(de)(de)實際國(guo)內(nei)(nei)自(zi)給率還不足10%，國(guo)內(nei)(nei)市(shi)(shi)場(chang)所(suo)需的(de)(de)(de)(de)(de)集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)路(lu)(lu)產(chan)品(pin)主要依(yi)靠(kao)進(jin)口。近幾年(nian)國(guo)內(nei)(nei)集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)路(lu)(lu)進(jin)口規模(mo)(mo)迅(xun)速(su)擴(kuo)大(da)，2010年(nian)已經達到創紀錄的(de)(de)(de)(de)(de)1570億美元，集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)路(lu)(lu)已連(lian)續兩年(nian)超(chao)(chao)過(guo)原(yuan)油成(cheng)(cheng)(cheng)為(wei)國(guo)內(nei)(nei)最(zui)大(da)宗(zong)的(de)(de)(de)(de)(de)進(jin)口商品(pin)。與巨大(da)且快速(su)增(zeng)長的(de)(de)(de)(de)(de)國(guo)內(nei)(nei)市(shi)(shi)場(chang)相比，中(zhong)國(guo)集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)路(lu)(lu)產(chan)業雖發(fa)展迅(xun)速(su)但仍難以滿足內(nei)(nei)需要求(qiu)。

當前(qian)以移動(dong)互聯(lian)網(wang)、三網(wang)融合(he)、物聯(lian)網(wang)、云計算、智能電網(wang)、新(xin)(xin)能源(yuan)汽(qi)車為代表的戰略性新(xin)(xin)興產業快速發展，將(jiang)成為繼計算機、網(wang)絡通信(xin)、消費電子之后，推動(dong)集(ji)成電路產業發展的新(xin)(xin)動(dong)力。工(gong)信(xin)部預計，國內集(ji)成電路市(shi)場規模到(dao)(dao)2015年(nian)將(jiang)達到(dao)(dao)12000億元(yuan)。

我(wo)國(guo)集(ji)成(cheng)電路產(chan)(chan)業(ye)發展的(de)生態環(huan)境(jing)亟(ji)待(dai)優(you)化，設(she)計、制造、封裝測(ce)試以及專用設(she)備、儀器、材料等產(chan)(chan)業(ye)鏈上下(xia)(xia)游(you)(you)協(xie)同(tong)性不足，芯(xin)片、軟件、整機、系(xi)統、應用等各(ge)環(huan)節(jie)(jie)互動不緊(jin)密。“十二(er)五”期間(jian)，中國(guo)將積極(ji)探(tan)索集(ji)成(cheng)電路產(chan)(chan)業(ye)鏈上下(xia)(xia)游(you)(you)虛擬一體(ti)化模式(shi)，充分發揮(hui)市場機制作用，強化產(chan)(chan)業(ye)鏈上下(xia)(xia)游(you)(you)的(de)合作與(yu)協(xie)同(tong)，共建價值鏈。培育和完善生態環(huan)境(jing)，加強集(ji)成(cheng)電路產(chan)(chan)品設(she)計與(yu)軟件、整機、系(xi)統及服(fu)務(wu)的(de)有機連(lian)接，實現各(ge)環(huan)節(jie)(jie)企業(ye)的(de)群(qun)體(ti)躍升，增(zeng)強電子信息大產(chan)(chan)業(ye)鏈的(de)整體(ti)競爭優(you)勢。

發展對策建議

1.創新性效(xiao)率超越傳統的成(cheng)本性靜態效(xiao)率

從(cong)理論上(shang)講(jiang)，商(shang)務(wu)成(cheng)本(ben)屬于(yu)成(cheng)本(ben)性的(de)(de)(de)(de)靜態效率范疇，在產(chan)業(ye)(ye)發展(zhan)的(de)(de)(de)(de)初級階段作(zuo)用顯著。外部(bu)商(shang)務(wu)成(cheng)本(ben)的(de)(de)(de)(de)上(shang)升實(shi)際上(shang)是產(chan)業(ye)(ye)升級、創(chuang)(chuang)新(xin)驅動的(de)(de)(de)(de)外部(bu)動力。作(zuo)為高新(xin)技(ji)(ji)術(shu)產(chan)業(ye)(ye)的(de)(de)(de)(de)上(shang)海集(ji)成(cheng)電路(lu)產(chan)業(ye)(ye)，需(xu)要(yao)積極(ji)利(li)用產(chan)業(ye)(ye)鏈(lian)完備、內部(bu)結(jie)網(wang)度(du)較高、與全(quan)球(qiu)生產(chan)網(wang)絡有(you)機(ji)銜(xian)接等(deng)集(ji)群(qun)優(you)勢(shi)，實(shi)現企(qi)業(ye)(ye)之間的(de)(de)(de)(de)互(hu)動共生的(de)(de)(de)(de)高科(ke)技(ji)(ji)產(chan)業(ye)(ye)機(ji)體的(de)(de)(de)(de)生態關(guan)系，有(you)效保障并促(cu)進產(chan)業(ye)(ye)創(chuang)(chuang)業(ye)(ye)、創(chuang)(chuang)新(xin)的(de)(de)(de)(de)步伐。事實(shi)表明，20世紀80年(nian)代，雖(sui)然(ran)硅谷的(de)(de)(de)(de)土地成(cheng)本(ben)要(yao)遠高于(yu)128公路(lu)地區，但(dan)在硅谷建立的(de)(de)(de)(de)半導體公司比美(mei)國(guo)其他地方的(de)(de)(de)(de)公司開發新(xin)產(chan)品的(de)(de)(de)(de)速度(du)快60%，交運產(chan)品的(de)(de)(de)(de)速度(du)快40%。具體而言，就是硅谷地區的(de)(de)(de)(de)硬件(jian)和軟件(jian)制(zhi)造商(shang)結(jie)成(cheng)了緊密(mi)的(de)(de)(de)(de)聯(lian)(lian)盟(meng)，能最大限(xian)度(du)地降(jiang)低從(cong)創(chuang)(chuang)意(yi)到制(zhi)造出(chu)產(chan)品等(deng)相(xiang)關(guan)過程的(de)(de)(de)(de)成(cheng)本(ben)，即通過技(ji)(ji)術(shu)密(mi)集(ji)關(guan)聯(lian)(lian)為基本(ben)的(de)(de)(de)(de)動態創(chuang)(chuang)業(ye)(ye)聯(lian)(lian)盟(meng)，降(jiang)低了創(chuang)(chuang)業(ye)(ye)成(cheng)本(ben)，從(cong)而彌補(bu)了靜態的(de)(de)(de)(de)商(shang)務(wu)成(cheng)本(ben)劣勢(shi)。

2.準確的產(chan)品與(yu)市場定位

許多歸(gui)國創業的設(she)計人才認(ren)為，中(zhong)國的消費者是世界上最好的衣食父母，與(yu)歐(ou)美發(fa)達國家相比，我們(men)的消費者對新(xin)產品充(chong)滿好奇，一般(ban)不(bu)退貨(huo)，基(ji)本(ben)無賠償。這些特(te)點(dian)為設(she)計企(qi)業的創業、創新(xin)與(yu)發(fa)展提(ti)供了良好的市場(chang)機遇。企(qi)業要(yao)善于去發(fa)現產品應用，尋找(zhao)市場(chang)。

設計公(gong)(gong)司(si)擴張主(zhu)要是受限于(yu)(yu)人才(cai)與產(chan)品(pin)定位。由于(yu)(yu)在(zai)人才(cai)團隊、市(shi)場(chang)和(he)產(chan)品(pin)定義(yi)方面的不足，初創(chuang)公(gong)(gong)司(si)不可能做(zuo)大(da)項目，不適(shi)合(he)(he)于(yu)(yu)做(zuo)集聚型(xing)大(da)項目。現有的大(da)多數(shu)設計企業還是適(shi)合(he)(he)于(yu)(yu)分散型(xing)市(shi)場(chang)，主(zhu)動去支持系統廠(chang)商，提供大(da)量的服務。人力密集型(xing)業務項目不適(shi)合(he)(he)歐美公(gong)(gong)司(si)，更適(shi)合(he)(he)我們。例(li)如，在(zai)國內市(shi)場(chang)上，如果一個產(chan)品(pin)能出貨300萬顆，那么公(gong)(gong)司(si)就(jiu)會(hui)去做(zuo)，國外(wai)企業則不可能去做(zuo)它。

3.打造國際精英人才的(de)“新故(gu)鄉”，充分發(fa)揮海歸(gui)人才優(you)勢(shi)

海(hai)歸人才在國外做了很多超前(qian)的(de)技術開(kai)發研究(jiu)，并且在全(quan)球一(yi)些頂尖公司(si)內(nei)有(you)產業經(jing)驗(yan)，回(hui)國后(hou)從事很有(you)需求的(de)產品開(kai)發應用，容易成(cheng)功(gong)。集(ji)成(cheng)電路(lu)產業的(de)研發就怕方(fang)向性(xing)錯誤與(yu)低水(shui)平重復，海(hai)歸人才知道如何去做才能夠(gou)成(cheng)功(gong)。

“歸(gui)國(guo)人才(cai)團隊+海(hai)外工作經驗(yan)+優(you)惠政策扶持+風險投資”式上海(hai)集(ji)成電路產業發(fa)展的典型模式，這在(zai)張江(jiang)(jiang)(jiang)高(gao)科技(ji)園(yuan)區(qu)尤為明顯。然(ran)而，由于(yu)國(guo)際(ji)社區(qu)建(jian)設滯(zhi)后、戶籍政策限制、個人所(suo)得(de)稅(shui)政策缺乏國(guo)際(ji)競爭力等(deng)多方面(mian)原(yuan)因綜合作用，張江(jiang)(jiang)(jiang)仍然(ran)沒有(you)成為海(hai)外高(gao)級(ji)人才(cai)的安家落戶、長期扎根的開放性(xing)、國(guo)際(ji)性(xing)高(gao)科技(ji)園(yuan)區(qu)。留(liu)學生短期打算、“做做看(kan)”的“候(hou)鳥”觀望(wang)氣氛(fen)濃厚，不利于(yu)全(quan)球高(gao)級(ji)人才(cai)的集(ji)聚。要充分發(fa)揮(hui)張江(jiang)(jiang)(jiang)所(suo)處的區(qu)位優(you)勢以及浦東綜合

配套改革(ge)試點的(de)政(zheng)策優勢，將(jiang)單純(chun)吸引留學(xue)生(sheng)(sheng)變為(wei)吸引留學(xue)生(sheng)(sheng)、國(guo)(guo)外精英等(deng)高層次人才(cai)。通(tong)過科(ke)學(xue)城(cheng)建(jian)設以(yi)及個人所(suo)得稅率的(de)國(guo)(guo)際(ji)化調整(zheng)、落戶政(zheng)策的(de)優化，發揮(hui)上海“海派文化”傳統，將(jiang)張江建(jian)設成為(wei)世界各國(guo)(guo)人才(cai)匯集、安居(ju)樂(le)業的(de)新故(gu)鄉，大幅提升張江在高層次人才(cai)爭奪中的(de)國(guo)(guo)際(ji)競(jing)爭力(li)[2]。

4.重在積(ji)累(lei)，克服急功近利

設(she)計(ji)業的(de)復雜度很高，需要強大(da)的(de)穩定的(de)團隊、深厚(hou)的(de)積累。積累是一個不(bu)可逾越的(de)發展過程。中(zhong)國集(ji)成電路(lu)產業的(de)發展如同下圍棋，不(bu)能只爭一時之短(duan)長，要比誰(shui)的(de)氣長，而不(bu)是誰(shui)的(de)空多。

集成電力產業(ye)人(ren)(ren)才(cai)尤(you)其(qi)是設(she)(she)計(ji)人(ren)(ren)才(cai)供給(gei)問題(ti)長期以來是輿論(lun)界關注(zhu)的(de)熱(re)點，許多(duo)高校在(zai)專(zhuan)業(ye)與設(she)(she)置、人(ren)(ren)才(cai)培養方(fang)面(mian)急(ji)功(gong)近利(li)，片面(mian)追隨(sui)所謂社(she)會熱(re)點和學(xue)業(ye)對(dui)口，導致(zhi)學(xue)生的(de)基(ji)本綜(zong)合(he)素質和人(ren)(ren)文科學(xue)方(fang)面(mian)的(de)素養不夠高，知(zhi)識面(mian)過窄。事實(shi)上，眾多(duo)設(she)(she)計(ji)企(qi)業(ye)普遍反映，他們(men)招(zhao)聘人(ren)(ren)才(cai)的(de)標準并非是單純的(de)所謂專(zhuan)業(ye)對(dui)口，而是更注(zhu)重(zhong)基(ji)礎知(zhi)識和綜(zong)合(he)素質，他們(men)普遍反映高校的(de)教育太急(ji)功(gong)近利(li)了。

5.促進企(qi)業間(jian)合作，促進產業鏈合作

國(guo)(guo)內企業(ye)之間(jian)的橫向聯系少，外(wai)包剛剛起(qi)步，基本上(shang)每個設(she)計(ji)企業(ye)都有自己的芯片，都在進行全面發展(zhan)。這(zhe)些因素都限制了(le)企業(ye)的快速發展(zhan)。要(yao)充(chong)分運用(yong)華南一些企業(ye)為國(guo)(guo)外(wai)做的解決(jue)方案(an)，這(zhe)樣終(zhong)端客戶就可以直接將公司產品運用(yong)到原有解決(jue)方案(an)上(shang)去。此外(wai)，設(she)計(ji)企業(ye)要(yao)與方案(an)商(shang)、通路商(shang)、系統廠商(shang)形(xing)成(cheng)緊密的戰略(lve)合作伙伴(ban)關系[2]。

6.摒(bing)棄理(li)想化的產學研模式

產(chan)學研(yan)一(yi)體化一(yi)直(zhi)被各界視為促(cu)進高新(xin)技(ji)術產(chan)業發(fa)展的(de)(de)良方，但實地(di)調(diao)研(yan)結果暴露出人(ren)們在(zai)此方面存在(zai)著不切實際的(de)(de)幻想。筆者所(suo)調(diao)研(yan)的(de)(de)眾多設計企(qi)業對(dui)高校幫助做產(chan)品不抱任何指望。公司項目要求(qiu)的(de)(de)進度(du)快(kuai)，存在(zai)合作(zuo)的(de)(de)時間(jian)問題；高校一(yi)般不具備可(ke)以使(shi)工(gong)廠(chang)能更有(you)效利用(yong)廠(chang)房(fang)空(kong)間(jian)，也適用(yong)于研(yan)發(fa)中心的(de)(de)使(shi)用(yong)。新(xin)開發(fa)的(de)(de)空(kong)冷系統(tong)減少(shao)了對(dui)外(wai)部(bu)設施的(de)(de)依賴，可(ke)在(zai)任意位(wei)置安(an)裝設置，同時繼續支持符合STC標準(zhun)的(de)(de)各種(zhong)T2000模(mo)塊(kuai)，滿(man)足各種(zhong)測試的(de)(de)需要[2]。

其他信息

晶(jing)(jing)體(ti)管發明(ming)并大(da)量生產之后，各式固態半導(dao)體(ti)組(zu)件如二(er)極管、晶(jing)(jing)體(ti)管等(deng)大(da)量使用(yong)，取代(dai)了(le)真空管在電(dian)(dian)路中(zhong)的功能與角色。到了(le)20世紀中(zhong)后期(qi)半導(dao)體(ti)制造(zao)技術進步，使得(de)集(ji)成電(dian)(dian)路成為(wei)可(ke)能。相對于(yu)手工組(zu)裝(zhuang)電(dian)(dian)路使用(yong)個(ge)(ge)別的分立電(dian)(dian)子組(zu)件，集(ji)成電(dian)(dian)路可(ke)以(yi)把(ba)很大(da)數量的微晶(jing)(jing)體(ti)管集(ji)成到一(yi)個(ge)(ge)小(xiao)芯(xin)片，是一(yi)個(ge)(ge)巨大(da)的進步。集(ji)成電(dian)(dian)路的規模生產能力，可(ke)靠性，電(dian)(dian)路設計(ji)的模塊(kuai)化(hua)方法(fa)確保了(le)快速采用(yong)標(biao)準化(hua)IC代(dai)替了(le)設計(ji)使用(yong)離散晶(jing)(jing)體(ti)管。

IC對于(yu)離(li)散晶(jing)體管有(you)兩個(ge)主要優(you)勢：成本和性能(neng)。成本低是由于(yu)芯(xin)片把所有(you)的(de)組件通過照相平版技術，作為(wei)一(yi)個(ge)單位(wei)印刷，而不是在(zai)一(yi)個(ge)時(shi)間只(zhi)制作一(yi)個(ge)晶(jing)體管。性能(neng)高是由于(yu)組件快速開關，消耗更低能(neng)量，因為(wei)組件很小且彼此靠近。2006年(nian)，芯(xin)片面積從幾平方(fang)毫米到350mm2，每mm2可以達(da)到一(yi)百萬個(ge)晶(jing)體管。

第一個(ge)(ge)集成(cheng)電(dian)路雛形是由杰克(ke)·基爾(er)比于1958年完成(cheng)的，其中包括(kuo)一個(ge)(ge)雙極性晶體(ti)管，三個(ge)(ge)電(dian)阻和一個(ge)(ge)電(dian)容(rong)器(qi)。

根(gen)據(ju)一個(ge)芯片上集成的微電子器件的數(shu)量，集成電路可以分(fen)為以下(xia)幾類：

1.小規(gui)模集成(cheng)電路

SSI英文全名(ming)為SmallScaleIntegration,邏(luo)輯門10個以下或晶體(ti)管100個以下。

2.中規模集成電(dian)路

MSI英文全(quan)名(ming)為MediumScaleIntegration,邏(luo)輯門11~100個或晶體管101~1k個。

3.大(da)規模集成(cheng)電路

LSI英(ying)文全名為LargeScaleIntegration,邏輯門(men)101~1k個(ge)或晶體管1,001~10k個(ge)。

4.超大規模集成電路(lu)

VLSI英文全(quan)名為Verylargescaleintegration,邏輯門(men)1,001~10k個(ge)或晶體管10,001~100k個(ge)。

5.甚大規模集成電路

ULSI英文全名為UltraLargeScaleIntegration,邏輯門(men)10,001~1M個或晶(jing)體(ti)管100,001~10M個。

GLSI英文全名為(wei)GigaScaleIntegration,邏輯門1,000,001個(ge)以上或晶體(ti)管10,000,001個(ge)以上。

而根(gen)據處理信號(hao)的不同，可以(yi)分為模擬集成電路、數字集成電路、和(he)兼具模擬與數字的混合信號(hao)集成電路。

集成電路發展

最先進(jin)的集(ji)成電(dian)路(lu)(lu)是(shi)(shi)微處(chu)理(li)器(qi)或多核處(chu)理(li)器(qi)的"核心(xin)(cores)",可以控制電(dian)腦到(dao)手機到(dao)數字微波爐(lu)的一切。存儲器(qi)和ASIC是(shi)(shi)其(qi)他集(ji)成電(dian)路(lu)(lu)家族的例子，對(dui)于現(xian)代信(xin)息(xi)社會非常(chang)重(zhong)要。雖然設(she)計(ji)開發一個復雜集(ji)成電(dian)路(lu)(lu)的成本非常(chang)高，但是(shi)(shi)當分散到(dao)通常(chang)以百萬(wan)計(ji)的產品上，每個IC的成本最小化。IC的性能很高，因為小尺寸帶來短路(lu)(lu)徑，使得低功(gong)率(lv)邏輯(ji)電(dian)路(lu)(lu)可以在快速開關(guan)速度應(ying)用。

這(zhe)(zhe)些年(nian)來，IC持續向更(geng)小的(de)(de)(de)外型尺(chi)寸(cun)發展，使(shi)得每(mei)個(ge)芯片可以封裝更(geng)多的(de)(de)(de)電路(lu)。這(zhe)(zhe)樣增(zeng)加了每(mei)單位面(mian)積容量(liang)，可以降低成(cheng)本和增(zeng)加功(gong)(gong)能－見摩爾定(ding)律，集(ji)成(cheng)電路(lu)中的(de)(de)(de)晶體(ti)管數量(liang)，每(mei)兩年(nian)增(zeng)加一倍。總之，隨著(zhu)外形(xing)尺(chi)寸(cun)縮(suo)小，幾乎(hu)所有的(de)(de)(de)指標改善(shan)了－單位成(cheng)本和開關(guan)功(gong)(gong)率消(xiao)耗下降，速(su)度提高。但(dan)是，集(ji)成(cheng)納米級別設備的(de)(de)(de)IC不是沒有問題(ti)，主要是泄漏電流(liu)（leakagecurrent）。因此，對(dui)于(yu)最終(zhong)用(yong)戶(hu)的(de)(de)(de)速(su)度和功(gong)(gong)率消(xiao)耗增(zeng)加非(fei)常(chang)明顯(xian)，制造商面(mian)臨使(shi)用(yong)更(geng)好(hao)幾何學的(de)(de)(de)尖銳挑戰。這(zhe)(zhe)個(ge)過程和在(zai)未來幾年(nian)所期望的(de)(de)(de)進步，在(zai)半導體(ti)國(guo)際技術路(lu)線圖(tu)（ITRS）中有很好(hao)的(de)(de)(de)描述。

越(yue)(yue)來(lai)越(yue)(yue)多(duo)的(de)(de)(de)電(dian)路以集(ji)成(cheng)芯片的(de)(de)(de)方式(shi)出(chu)現在設計師手里(li)，使電(dian)子電(dian)路的(de)(de)(de)開(kai)發趨向于小型化(hua)(hua)、高速化(hua)(hua)。越(yue)(yue)來(lai)越(yue)(yue)多(duo)的(de)(de)(de)應用已經由復雜的(de)(de)(de)模擬電(dian)路轉化(hua)(hua)為簡單的(de)(de)(de)數字邏輯(ji)集(ji)成(cheng)電(dian)路。

2022年，關于促進我(wo)(wo)國集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)路全產(chan)(chan)(chan)業(ye)(ye)(ye)(ye)(ye)鏈可持(chi)(chi)(chi)續發(fa)展(zhan)的(de)(de)提案(an):集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)路產(chan)(chan)(chan)業(ye)(ye)(ye)(ye)(ye)是(shi)國民經濟和社會(hui)發(fa)展(zhan)的(de)(de)戰略性(xing)、基(ji)(ji)礎性(xing)、先導(dao)性(xing)產(chan)(chan)(chan)業(ye)(ye)(ye)(ye)(ye)，其全產(chan)(chan)(chan)業(ye)(ye)(ye)(ye)(ye)鏈中(zhong)的(de)(de)短(duan)板(ban)缺(que)項(xiang)成(cheng)(cheng)(cheng)為(wei)制約我(wo)(wo)國數字(zi)經濟高(gao)質量發(fa)展(zhan)、影響(xiang)綜(zong)合(he)國力(li)提升的(de)(de)關鍵因素之(zhi)一(yi)。現階(jie)段我(wo)(wo)國集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)路產(chan)(chan)(chan)業(ye)(ye)(ye)(ye)(ye)高(gao)端受封(feng)鎖壓制、中(zhong)低端產(chan)(chan)(chan)能緊缺(que)情況愈(yu)演(yan)愈(yu)烈，仍存(cun)在一(yi)些亟需(xu)解決的(de)(de)問題。一(yi)是(shi)國內(nei)芯片企(qi)業(ye)(ye)(ye)(ye)(ye)能力(li)不強與市(shi)場(chang)不足并(bing)存(cun)。二是(shi)美(mei)西方(fang)對(dui)我(wo)(wo)國集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)路產(chan)(chan)(chan)業(ye)(ye)(ye)(ye)(ye)先進工藝(yi)(yi)的(de)(de)高(gao)端裝備全面封(feng)堵，形成(cheng)(cheng)(cheng)新(xin)(xin)的(de)(de)產(chan)(chan)(chan)業(ye)(ye)(ye)(ye)(ye)壁壘。三是(shi)目(mu)前我(wo)(wo)國集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)路產(chan)(chan)(chan)業(ye)(ye)(ye)(ye)(ye)人才處于缺(que)乏狀態，同時工藝(yi)(yi)研發(fa)人員(yuan)的(de)(de)培(pei)養缺(que)乏“產(chan)(chan)(chan)線”的(de)(de)支撐。為(wei)此(ci)，建議：一(yi)是(shi)發(fa)揮新(xin)(xin)型舉(ju)國體(ti)制優勢，持(chi)(chi)(chi)續支持(chi)(chi)(chi)集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)路產(chan)(chan)(chan)業(ye)(ye)(ye)(ye)(ye)發(fa)展(zhan)。延(yan)續和拓展(zhan)國家科技重大(da)專項(xiang)，集(ji)(ji)中(zhong)力(li)量重點攻(gong)克核(he)心難點。支持(chi)(chi)(chi)首臺套(tao)應用，逐步(bu)實(shi)現國產(chan)(chan)(chan)替代。拓展(zhan)新(xin)(xin)的(de)(de)應用領域。加(jia)大(da)產(chan)(chan)(chan)業(ye)(ye)(ye)(ye)(ye)基(ji)(ji)金(jin)規模和延(yan)長(chang)(chang)(chang)投(tou)入周期。二是(shi)堅持(chi)(chi)(chi)產(chan)(chan)(chan)業(ye)(ye)(ye)(ye)(ye)長(chang)(chang)(chang)遠布局，深化人才培(pei)養改革。既要(yao)(yao)“補短(duan)板(ban)”也要(yao)(yao)“加(jia)長(chang)(chang)(chang)板(ban)”。持(chi)(chi)(chi)續加(jia)大(da)科研人員(yuan)培(pei)養力(li)度和對(dui)從事基(ji)(ji)礎研究人員(yuan)的(de)(de)投(tou)入保障(zhang)力(li)度，夯實(shi)人才基(ji)(ji)礎。三是(shi)堅持(chi)(chi)(chi)高(gao)水(shui)平對(dui)外(wai)開放，拓展(zhan)和營(ying)造新(xin)(xin)興市(shi)場(chang)。積極探(tan)索未來和集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)路有關的(de)(de)新(xin)(xin)興市(shi)場(chang)，支持(chi)(chi)(chi)我(wo)(wo)國集(ji)(ji)成(cheng)(cheng)(cheng)電(dian)(dian)(dian)路企(qi)業(ye)(ye)(ye)(ye)(ye)走出去。

IC的普及

僅(jin)僅(jin)在(zai)(zai)其(qi)開發后半個(ge)世紀，集成電(dian)路(lu)(lu)變得(de)無處不(bu)在(zai)(zai)，電(dian)腦，手機和(he)其(qi)他數(shu)(shu)字(zi)電(dian)器成為(wei)現代社會結構不(bu)可缺少的一部分。這是因(yin)為(wei)，現代計算，交流，制造(zao)和(he)交通系(xi)統，包括(kuo)互聯網，全都依賴于集成電(dian)路(lu)(lu)的存在(zai)(zai)。甚至(zhi)很多(duo)學者認為(wei)有集成電(dian)路(lu)(lu)帶來的數(shu)(shu)字(zi)革命是人(ren)類(lei)歷史中最重要(yao)的事件。

IC的分類

集成(cheng)(cheng)(cheng)電(dian)路(lu)的(de)分(fen)類方(fang)法很(hen)多，依照(zhao)電(dian)路(lu)屬模擬或(huo)數字(zi)，可以分(fen)為(wei)：模擬集成(cheng)(cheng)(cheng)電(dian)路(lu)、數字(zi)集成(cheng)(cheng)(cheng)電(dian)路(lu)和混合信號集成(cheng)(cheng)(cheng)電(dian)路(lu)（模擬和數字(zi)在一(yi)個芯(xin)片上）。

數字(zi)集成電路(lu)(lu)可以包含任何東西，在幾平方(fang)毫米上有從幾千到百萬的(de)邏輯(ji)門，觸發器，多任務器和(he)其他電路(lu)(lu)。這些(xie)電路(lu)(lu)的(de)小尺寸使得與板級集成相(xiang)比，有更高速度，更低功耗(hao)并降低了制造成本。這些(xie)數字(zi)IC,以微(wei)處(chu)理(li)器，數字(zi)信號處(chu)理(li)器（DSP）和(he)單(dan)片機為代表，工(gong)作中使用二進制，處(chu)理(li)1和(he)0信號。

模擬集(ji)成電(dian)路有,例如傳(chuan)感器，電(dian)源控制(zhi)電(dian)路和運(yun)放，處理模擬信號。完成放大(da)，濾波，解調，混(hun)頻的功能(neng)等。通過(guo)使(shi)用專家所(suo)設計(ji)(ji)、具(ju)有良好特性的模擬集(ji)成電(dian)路，減輕了電(dian)路設計(ji)(ji)師的重擔(dan)，不需(xu)凡事(shi)再由基(ji)礎的一個個晶體管處設計(ji)(ji)起(qi)。

IC可以把模擬(ni)和(he)(he)(he)數(shu)(shu)字電路集成在一個單芯片上，以做出(chu)如模擬(ni)數(shu)(shu)字轉換器（A/Dconverter）和(he)(he)(he)數(shu)(shu)字模擬(ni)轉換器（D/Aconverter）等器件。這種電路提供更(geng)小的尺寸和(he)(he)(he)更(geng)低的成本，但是對于信號(hao)沖突(tu)必須小心。

產量

《中華人(ren)民共和國2021年國民經(jing)濟和社會發展(zhan)統(tong)計公報》顯示：2021年，集(ji)成電路(lu)產量3594.3億塊，增長37.5%。